test/CodeGen/AMDGPU/subreg-split-live-in-error.mir

   1 # RUN: llc -march=amdgcn -mcpu=gfx900 -amdgpu-vgpr-index-mode -run-pass=greedy -stress-regalloc=16 -o - %s | FileCheck -check-prefixes=GCN %s
   2
   3 # An interval for a register that was partially defined was split, creating
   4 # a new use (a COPY) which was reached by the undef point. In particular,
   5 # there was a subrange of the new register which was reached by an "undef"
   6 # point. When the code in extendSegmentsToUses verified value numbers between
   7 # the new and the old live ranges, it did not account for this kind of a
   8 # situation and asserted expecting the old value to exist. For a PHI node
   9 # it is legal to have a missing predecessor value as long as the end of
  10 # the predecessor is jointly dominated by the undefs.
  11 #
  12 # A simplified form of this can be illustrated as
  13 #
  14 # bb.1:
  15 #   %0:vreg_64 = IMPLICIT_DEF
  16 #   ...
  17 #   S_CBRANCH_SCC1 %bb.2, implicit $vcc
  18 #   S_BRANCH %bb.3
  19 #
  20 # bb.2:
  21 # ; predecessors: %bb.1, %bb.4
  22 #   dead %1:vreg_64 = COPY %0:vreg_64 ; This is the point of the inserted split
  23 #   ...
  24 #   S_BRANCH %bb.5
  25 #
  26 # bb.3:
  27 # ; predecessors: %bb.1
  28 #   undef %0.sub0:vreg_64 = COPY %123:sreg_32 ; undef point for %0.sub1
  29 #   ...
  30 #   S_BRANCH %bb.4
  31 #
  32 # bb.4
  33 # ; predecessors: %bb.4
  34 #   ...
  35 #   S_BRANCH %bb.2
  36 #
  37 # This test exposes this scenario which caused previously caused an assert
  38
  39 ---
  40 name:            _amdgpu_ps_main
  41 tracksRegLiveness: true
  42 machineFunctionInfo:
  43   scratchRSrcReg: $sgpr0_sgpr1_sgpr2_sgpr3
  44   scratchWaveOffsetReg: $sgpr4
  45   stackPtrOffsetReg: $sgpr32
  46 liveins:
  47   - { reg: '$vgpr2', virtual-reg: '%0' }
  48   - { reg: '$vgpr3', virtual-reg: '%1' }
  49   - { reg: '$vgpr4', virtual-reg: '%2' }
  50 body: |
  51   bb.0:
  52     successors: %bb.1(0x40000000), %bb.2(0x40000000)
  53     liveins: $vgpr2, $vgpr3, $vgpr4
  54     %2:vgpr_32 = COPY $vgpr4
  55     %1:vgpr_32 = COPY $vgpr3
  56     %0:vgpr_32 = COPY $vgpr2
  57     S_CBRANCH_SCC0 %bb.2, implicit undef $scc
  58
  59   bb.1:
  60     successors: %bb.5(0x80000000)
  61     undef %3.sub0:vreg_128 = V_MOV_B32_e32 0, implicit $exec
  62     %3.sub1:vreg_128 = COPY %3.sub0
  63     %3.sub2:vreg_128 = COPY %3.sub0
  64     S_BRANCH %bb.5
  65
  66   bb.2:
  67     successors: %bb.3(0x40000000), %bb.4(0x40000000)
  68     S_CBRANCH_SCC0 %bb.4, implicit undef $scc
  69
  70   bb.3:
  71     successors: %bb.5(0x80000000)
  72     undef %3.sub0:vreg_128 = V_MOV_B32_e32 0, implicit $exec
  73     %3.sub1:vreg_128 = COPY %3.sub0
  74     S_BRANCH %bb.5
  75
  76   bb.4:
  77     successors: %bb.5(0x80000000)
  78     %3:vreg_128 = IMPLICIT_DEF
  79
  80   bb.5:
  81     successors: %bb.6(0x40000000), %bb.22(0x40000000)
  82     %4:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
  83     S_CBRANCH_SCC1 %bb.22, implicit undef $scc
  84     S_BRANCH %bb.6
  85
  86   bb.6:
  87     successors: %bb.8(0x40000000), %bb.11(0x40000000)
  88     %5:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
  89     dead %6:vgpr_32 = V_MUL_F32_e32 0, undef %7:vgpr_32, implicit $exec
  90     dead %8:vgpr_32 = V_MUL_F32_e32 0, %2, implicit $exec
  91     undef %9.sub1:vreg_64 = V_MUL_F32_e32 0, %1, implicit $exec
  92     undef %10.sub0:vreg_128 = V_MUL_F32_e32 0, %0, implicit $exec
  93     undef %11.sub0:sreg_256 = S_MOV_B32 0
  94     %11.sub1:sreg_256 = COPY %11.sub0
  95     %11.sub2:sreg_256 = COPY %11.sub0
  96     %11.sub3:sreg_256 = COPY %11.sub0
  97     %11.sub4:sreg_256 = COPY %11.sub0
  98     %11.sub5:sreg_256 = COPY %11.sub0
  99     %11.sub6:sreg_256 = COPY %11.sub0
 100     %11.sub7:sreg_256 = COPY %11.sub0
 101     %12:vreg_128 = IMAGE_SAMPLE_LZ_V4_V2 %9, %11, undef %13:sgpr_128, 15, 0, 0, 0, 0, 0, 0, 0, 0, implicit $exec :: (dereferenceable load 16 from constant-pool, addrspace 4)
 102     %14:vgpr_32 = V_MOV_B32_e32 -1, implicit $exec
 103     %15:vreg_128 = IMPLICIT_DEF
 104     S_CBRANCH_SCC1 %bb.8, implicit undef $scc
 105     S_BRANCH %bb.11
 106
 107   bb.7:
 108     successors: %bb.13(0x80000000)
 109
 110     ; In reality we are checking that this code doesn't assert when splitting
 111     ; and inserting a spill. Here we just check that the point where the error
 112     ; occurs we see a correctly generated spill.
 113     ; GCN-LABEL: bb.7:
 114     ; GCN: SI_SPILL_V128_SAVE %{{[0-9]+}}, %stack.1, $sgpr0_sgpr1_sgpr2_sgpr3, $sgpr32, 0, implicit $exec
 115
 116     undef %15.sub0:vreg_128 = V_MOV_B32_e32 0, implicit $exec
 117     %15.sub1:vreg_128 = COPY %15.sub0
 118     %15.sub2:vreg_128 = COPY %15.sub0
 119     %5:vgpr_32 = IMPLICIT_DEF
 120     S_BRANCH %bb.13
 121
 122   bb.8:
 123     successors: %bb.9(0x40000000), %bb.10(0x40000000)
 124     S_CBRANCH_SCC0 %bb.10, implicit undef $scc
 125
 126   bb.9:
 127     successors: %bb.12(0x80000000)
 128
 129     ; GCN-LABEL: bb.9:
 130     ; GCN: SI_SPILL_V128_SAVE %{{[0-9]+}}, %stack.1, $sgpr0_sgpr1_sgpr2_sgpr3, $sgpr32, 0, implicit $exec
 131
 132     undef %15.sub0:vreg_128 = V_MOV_B32_e32 0, implicit $exec
 133     %15.sub1:vreg_128 = COPY %15.sub0
 134     %15.sub2:vreg_128 = COPY %15.sub0
 135     S_BRANCH %bb.12
 136
 137   bb.10:
 138     successors: %bb.12(0x80000000)
 139
 140     ; GCN-LABEL: bb.10:
 141     ; GCN: SI_SPILL_V128_SAVE %{{[0-9]+}}, %stack.1, $sgpr0_sgpr1_sgpr2_sgpr3, $sgpr32, 0, implicit $exec
 142
 143     undef %15.sub0:vreg_128 = V_MOV_B32_e32 2143289344, implicit $exec
 144     %15.sub1:vreg_128 = COPY %15.sub0
 145     %15.sub2:vreg_128 = COPY %15.sub0
 146     S_BRANCH %bb.12
 147
 148   bb.11:
 149     successors: %bb.7(0x40000000), %bb.13(0x40000000)
 150     %16:sreg_64 = V_CMP_NE_U32_e64 0, %14, implicit $exec
 151     %17:sreg_64 = S_AND_B64 $exec, %16, implicit-def dead $scc
 152     $vcc = COPY %17
 153     S_CBRANCH_VCCNZ %bb.7, implicit $vcc
 154     S_BRANCH %bb.13
 155
 156   bb.12:
 157     successors: %bb.11(0x80000000)
 158     %14:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
 159     %5:vgpr_32 = V_MOV_B32_e32 -1, implicit $exec
 160     S_BRANCH %bb.11
 161
 162   bb.13:
 163     successors: %bb.15(0x40000000), %bb.14(0x40000000)
 164
 165     %18:vgpr_32 = V_MAD_F32 0, %10.sub0, 0, target-flags(amdgpu-gotprel) 1073741824, 0, -1082130432, 0, 0, implicit $exec
 166     %19:vgpr_32 = V_MAD_F32 0, %12.sub0, 0, target-flags(amdgpu-gotprel) 0, 0, 0, 0, 0, implicit $exec
 167     %20:sgpr_128 = S_BUFFER_LOAD_DWORDX4_IMM undef %21:sgpr_128, 1040, 0, 0 :: (dereferenceable invariant load 16)
 168     %22:vgpr_32 = V_ADD_F32_e32 0, %19, implicit $exec
 169     %23:vgpr_32 = V_MAD_F32 0, %18, 0, 0, 0, 0, 0, 0, implicit $exec
 170     %24:vgpr_32 = COPY %20.sub3
 171     %25:vgpr_32 = V_MUL_F32_e64 0, target-flags(amdgpu-gotprel32-lo) 0, 0, %20.sub1, 0, 0, implicit $exec
 172     %26:sgpr_128 = S_BUFFER_LOAD_DWORDX4_IMM undef %27:sgpr_128, 1056, 0, 0 :: (dereferenceable invariant load 16)
 173     %28:vgpr_32 = V_MAD_F32 0, %18, 0, %26.sub0, 0, 0, 0, 0, implicit $exec
 174     %29:vgpr_32 = V_ADD_F32_e32 %28, %19, implicit $exec
 175     %30:vgpr_32 = V_RCP_F32_e32 %29, implicit $exec
 176     %25:vgpr_32 = V_MAC_F32_e32 0, %18, %25, implicit $exec
 177     %31:vgpr_32 = V_MAD_F32 0, target-flags(amdgpu-gotprel) 0, 0, %12.sub0, 0, %24, 0, 0, implicit $exec
 178     %32:vgpr_32 = V_ADD_F32_e32 %25, %31, implicit $exec
 179     %33:vgpr_32 = V_MUL_F32_e32 %22, %30, implicit $exec
 180     %34:vgpr_32 = V_MUL_F32_e32 %23, %30, implicit $exec
 181     %35:vgpr_32 = V_MUL_F32_e32 %32, %30, implicit $exec
 182     %36:vgpr_32 = V_MUL_F32_e32 0, %34, implicit $exec
 183     %36:vgpr_32 = V_MAC_F32_e32 0, %33, %36, implicit $exec
 184     %37:vgpr_32 = V_MAD_F32 0, %35, 0, 0, 0, 0, 0, 0, implicit $exec
 185     %38:sreg_64_xexec = V_CMP_NE_U32_e64 0, %5, implicit $exec
 186     %39:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, 1, %38, implicit $exec
 187     V_CMP_NE_U32_e32 1, %39, implicit-def $vcc, implicit $exec
 188     $vcc = S_AND_B64 $exec, $vcc, implicit-def dead $scc
 189     %40:vgpr_32 = V_ADD_F32_e32 %36, %37, implicit $exec
 190     S_CBRANCH_VCCZ %bb.15, implicit $vcc
 191
 192   bb.14:
 193     successors: %bb.17(0x80000000)
 194     S_BRANCH %bb.17
 195
 196   bb.15:
 197     successors: %bb.16(0x40000000), %bb.18(0x40000000)
 198     %41:vgpr_32 = V_MAD_F32 0, %40, 0, 0, 0, 0, 0, 0, implicit $exec
 199     %42:sreg_64 = V_CMP_LE_F32_e64 0, 0, 0, %41, 0, implicit $exec
 200     %43:sreg_64 = V_CMP_GE_F32_e64 0, 1065353216, 0, %41, 0, implicit $exec
 201     %44:sreg_64 = S_AND_B64 %43, %43, implicit-def dead $scc
 202     %45:sreg_64 = S_AND_B64 %42, %42, implicit-def dead $scc
 203     %46:sreg_64 = S_AND_B64 %45, %44, implicit-def dead $scc
 204     %47:sreg_64 = COPY $exec, implicit-def $exec
 205     %48:sreg_64 = S_AND_B64 %47, %46, implicit-def dead $scc
 206     $exec = S_MOV_B64_term %48
 207     SI_MASK_BRANCH %bb.18, implicit $exec
 208     S_BRANCH %bb.16
 209
 210   bb.16:
 211     successors: %bb.18(0x80000000)
 212     S_BRANCH %bb.18
 213
 214   bb.17:
 215     successors: %bb.21(0x40000000), %bb.23(0x40000000)
 216     %49:sreg_64 = V_CMP_NE_U32_e64 0, %5, implicit $exec
 217     %50:sreg_64 = S_AND_B64 $exec, %49, implicit-def dead $scc
 218     %51:vreg_128 = IMPLICIT_DEF
 219     $vcc = COPY %50
 220     S_CBRANCH_VCCNZ %bb.21, implicit $vcc
 221     S_BRANCH %bb.23
 222
 223   bb.18:
 224     successors: %bb.20(0x40000000), %bb.19(0x40000000)
 225     $exec = S_OR_B64 $exec, %47, implicit-def $scc
 226     %52:vgpr_32 = V_MAD_F32 0, %3.sub1, 0, target-flags(amdgpu-gotprel32-lo) 0, 1, %3.sub0, 0, 0, implicit $exec
 227     %53:vgpr_32 = V_MUL_F32_e32 -2147483648, %3.sub1, implicit $exec
 228     %53:vgpr_32 = V_MAC_F32_e32 target-flags(amdgpu-gotprel32-hi) 1065353216, %3.sub2, %53, implicit $exec
 229     %54:vgpr_32 = V_MUL_F32_e32 %53, %53, implicit $exec
 230     %54:vgpr_32 = V_MAC_F32_e32 %52, %52, %54, implicit $exec
 231     %55:vgpr_32 = V_SQRT_F32_e32 %54, implicit $exec
 232     %5:vgpr_32 = V_MOV_B32_e32 0, implicit $exec
 233     %56:vgpr_32 = V_MOV_B32_e32 981668463, implicit $exec
 234     %57:sreg_64 = V_CMP_NGT_F32_e64 0, %55, 0, %56, 0, implicit $exec
 235     %58:sreg_64 = S_AND_B64 $exec, %57, implicit-def dead $scc
 236     $vcc = COPY %58
 237     S_CBRANCH_VCCZ %bb.20, implicit $vcc
 238
 239   bb.19:
 240     successors: %bb.17(0x80000000)
 241     S_BRANCH %bb.17
 242
 243   bb.20:
 244     successors: %bb.17(0x80000000)
 245     S_BRANCH %bb.17
 246
 247   bb.21:
 248     successors: %bb.23(0x80000000)
 249     %59:sreg_32 = S_MOV_B32 0
 250     undef %51.sub0:vreg_128 = COPY %59
 251     S_BRANCH %bb.23
 252
 253   bb.22:
 254     successors: %bb.24(0x80000000)
 255     S_BRANCH %bb.24
 256
 257   bb.23:
 258     successors: %bb.22(0x80000000)
 259     undef %60.sub1:vreg_64 = V_CVT_I32_F32_e32 %1, implicit $exec
 260     %60.sub0:vreg_64 = V_CVT_I32_F32_e32 %0, implicit $exec
 261     undef %61.sub0:sreg_256 = S_MOV_B32 0
 262     %61.sub1:sreg_256 = COPY %61.sub0
 263     %61.sub2:sreg_256 = COPY %61.sub0
 264     %61.sub3:sreg_256 = COPY %61.sub0
 265     %61.sub4:sreg_256 = COPY %61.sub0
 266     %61.sub5:sreg_256 = COPY %61.sub0
 267     %61.sub6:sreg_256 = COPY %61.sub0
 268     %61.sub7:sreg_256 = COPY %61.sub0
 269     %62:vgpr_32 = V_MOV_B32_e32 1033100696, implicit $exec
 270     %63:vgpr_32 = V_MUL_F32_e32 1060575065, %15.sub1, implicit $exec
 271     %63:vgpr_32 = V_MAC_F32_e32 1046066128, %15.sub0, %63, implicit $exec
 272     %64:vgpr_32 = IMAGE_LOAD_V1_V2 %60, %61, 1, -1, 0, 0, 0, 0, 0, 0, 0, implicit $exec :: (dereferenceable load 16 from constant-pool, addrspace 4)
 273     %64:vgpr_32 = V_MAC_F32_e32 target-flags(amdgpu-gotprel) 0, %51.sub0, %64, implicit $exec
 274     %65:vgpr_32 = V_MUL_F32_e32 0, %64, implicit $exec
 275     %66:vgpr_32 = V_MUL_F32_e32 0, %65, implicit $exec
 276     %67:vgpr_32 = V_MAD_F32 0, %66, 0, %62, 0, 0, 0, 0, implicit $exec
 277     %63:vgpr_32 = V_MAC_F32_e32 %15.sub2, %62, %63, implicit $exec
 278     %4:vgpr_32 = V_ADD_F32_e32 %63, %67, implicit $exec
 279     S_BRANCH %bb.22
 280
 281   bb.24:
 282     %68:vgpr_32 = V_MUL_F32_e32 0, %4, implicit $exec
 283     %69:vgpr_32 = V_CVT_PKRTZ_F16_F32_e64 0, undef %70:vgpr_32, 0, %68, 0, 0, implicit $exec
 284     EXP 0, undef %71:vgpr_32, %69, undef %72:vgpr_32, undef %73:vgpr_32, -1, -1, 15, implicit $exec
 285     S_ENDPGM 0
 286 ...