[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / hwloop-subreg.ll
blob602e1bd7f2686ff8f54e4ae01ea2a2ed91d477f5
1 ; RUN: llc -march=hexagon < %s
2 ; REQUIRES: asserts
4 target triple = "hexagon"
6 ; Function Attrs: nounwind optsize readonly
7 define void @f0() #0 align 2 {
8 b0:
9   %v0 = load i32, i32* undef, align 8
10   %v1 = zext i32 %v0 to i64
11   %v2 = add nuw nsw i64 %v1, 63
12   %v3 = lshr i64 %v2, 6
13   %v4 = trunc i64 %v3 to i32
14   br i1 undef, label %b3, label %b1
16 b1:                                               ; preds = %b0
17   %v5 = add nsw i32 %v4, -1
18   br label %b2
20 b2:                                               ; preds = %b2, %b1
21   %v6 = phi i32 [ %v5, %b1 ], [ %v7, %b2 ]
22   %v7 = add i32 %v6, -1
23   %v8 = icmp sgt i32 %v7, -1
24   br i1 %v8, label %b2, label %b3
26 b3:                                               ; preds = %b2, %b0
27   ret void
30 attributes #0 = { nounwind optsize readonly }