[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / inline-asm-vecpred128.ll
blob7d2f50ed58a4b2e9af967d7d54899cd9f4a2b252
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; REQUIRES: asserts
4 ; Make sure we can handle the 'q' constraint in the 128-byte mode.
6 target triple = "hexagon"
8 ; CHECK-LABEL: fred
9 ; CHECK: if (q{{[0-3]}}) vmem
10 define void @fred() #0 {
11   tail call void asm sideeffect "if ($0) vmem($1) = $2;", "q,r,v,~{memory}"(<32 x i32> undef, <32 x i32>* undef, <32 x i32> undef) #0
12   ret void
15 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvx,+hvx-length128b" }