[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / maddsubu.ll
blob85f2a2449eedde67df9449f60da49b979ba3f0c5
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Test that we generate 64-bit mutiply accumulate/subtract.
5 ; CHECK-LABEL: f0:
6 ; CHECK: r{{[0-9]+}}:{{[0-9]+}} += mpyu
7 define i64 @f0(i64 %a0, i32 %a1, i32 %a2) #0 {
8 b0:
9   %v0 = zext i32 %a1 to i64
10   %v1 = zext i32 %a2 to i64
11   %v2 = mul nsw i64 %v1, %v0
12   %v3 = add nsw i64 %v2, %a0
13   ret i64 %v3
16 ; CHECK-LABEL: f1:
17 ; CHECK: r{{[0-9]+}}:{{[0-9]+}} -= mpyu
18 define i64 @f1(i64 %a0, i32 %a1, i32 %a2) #0 {
19 b0:
20   %v0 = zext i32 %a1 to i64
21   %v1 = zext i32 %a2 to i64
22   %v2 = mul nsw i64 %v1, %v0
23   %v3 = sub nsw i64 %a0, %v2
24   ret i64 %v3
27 attributes #0 = { nounwind readnone }