[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / swp-epilog-phi8.ll
blob214307e25137debb2177ba7792fe42cdcdf88a07
1 ; RUN: llc -march=hexagon -mno-pairing -mno-compound -hexagon-initial-cfg-cleanup=0 < %s -pipeliner-experimental-cg=true | FileCheck %s
2 ; XFAIL: *
4 ; Test that we generate the correct phi names in the epilog when the pipeliner
5 ; schedules a phi and it's loop definition in different stages, e.g., a phi is
6 ; scheduled in stage 2, but the loop definition in scheduled in stage 0). The
7 ; code in generateExistingPhis was generating the wrong name for the last
8 ; epilog bock.
10 ; CHECK: endloop0
11 ; CHECK: sub([[REG:r([0-9]+)]],r{{[0-9]+}}):sat
12 ; CHECK-NOT: sub([[REG]],r{{[0-9]+}}):sat
14 define void @f0() {
15 b0:
16   br label %b1
18 b1:                                               ; preds = %b1, %b0
19   br i1 undef, label %b2, label %b1
21 b2:                                               ; preds = %b1
22   br label %b3
24 b3:                                               ; preds = %b3, %b2
25   %v0 = phi i32 [ %v8, %b3 ], [ 7, %b2 ]
26   %v1 = phi i32 [ %v6, %b3 ], [ undef, %b2 ]
27   %v2 = phi i32 [ %v1, %b3 ], [ undef, %b2 ]
28   %v3 = getelementptr inbounds [9 x i32], [9 x i32]* undef, i32 0, i32 %v0
29   %v4 = add nsw i32 %v0, -2
30   %v5 = getelementptr inbounds [9 x i32], [9 x i32]* undef, i32 0, i32 %v4
31   %v6 = load i32, i32* %v5, align 4
32   %v7 = tail call i32 @llvm.hexagon.A2.subsat(i32 %v2, i32 %v6)
33   store i32 %v7, i32* %v3, align 4
34   %v8 = add i32 %v0, -1
35   %v9 = icmp sgt i32 %v8, 1
36   br i1 %v9, label %b3, label %b4
38 b4:                                               ; preds = %b3
39   unreachable
42 ; Function Attrs: nounwind readnone
43 declare i32 @llvm.hexagon.A2.subsat(i32, i32) #0
45 attributes #0 = { nounwind readnone "target-cpu"="hexagonv60" }