[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / swp-phi-order.ll
blob72709afde9b8c6396d83e139067978300511a1bb
1 ; RUN: llc -march=hexagon -enable-pipeliner < %s
2 ; REQUIRES: asserts
4 %s.0 = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, [49 x i8], [49 x i8], [25 x i8], [6 x i8], [29 x i8], i8, [6 x i8], [6 x i8] }
6 define void @f0(%s.0* nocapture %a0) {
7 b0:
8   br i1 undef, label %b2, label %b1
10 b1:                                               ; preds = %b1, %b0
11   %v0 = phi i32 [ %v6, %b1 ], [ undef, %b0 ]
12   %v1 = phi i32 [ %v8, %b1 ], [ 1, %b0 ]
13   %v2 = and i32 %v0, 255
14   %v3 = getelementptr inbounds %s.0, %s.0* %a0, i32 0, i32 9, i32 %v1
15   %v4 = load i8, i8* %v3, align 1
16   %v5 = zext i8 %v4 to i32
17   %v6 = add nsw i32 %v5, %v2
18   %v7 = trunc i32 %v6 to i8
19   store i8 %v7, i8* %v3, align 1
20   %v8 = add nsw i32 %v1, 1
21   %v9 = icmp sgt i32 %v8, undef
22   br i1 %v9, label %b2, label %b1
24 b2:                                               ; preds = %b2, %b1, %b0
25   br label %b2