[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / Hexagon / vect / bit4x8.ll
blob2cc45f37150fb8cca6bf4cdd07002cc9d63733f3
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; CHECK-LABEL: test_00
4 ; CHECK: r0 = and(r0,r1)
5 ; CHECK-NEXT: jumpr r31
6 define <4 x i8> @test_00(<4 x i8> %a0, <4 x i8> %a1) #0 {
7   %v0 = and <4 x i8> %a0, %a1
8   ret <4 x i8> %v0
11 ; CHECK-LABEL: test_01
12 ; CHECK: r0 = or(r0,r1)
13 ; CHECK-NEXT: jumpr r31
14 define <4 x i8> @test_01(<4 x i8> %a0, <4 x i8> %a1) #0 {
15   %v0 = or <4 x i8> %a0, %a1
16   ret <4 x i8> %v0
19 ; CHECK-LABEL: test_02
20 ; CHECK: r0 = xor(r0,r1)
21 ; CHECK-NEXT: jumpr r31
22 define <4 x i8> @test_02(<4 x i8> %a0, <4 x i8> %a1) #0 {
23   %v0 = xor <4 x i8> %a0, %a1
24   ret <4 x i8> %v0
27 attributes #0 = { nounwind readnone }