[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / MIR / NVPTX / expected-floating-point-literal.mir
bloba75765ffe40eee21d758b9e2588d72f5cc536e34
1 # RUN: not llc -march=nvptx -mcpu=sm_20 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
5   define float @test(float %k) {
6   entry:
7     %0 = fadd float %k, 3.250000e+00
8     ret float %0
9   }
11 ...
12 ---
13 name:            test
14 registers:
15   - { id: 0, class: float32regs }
16   - { id: 1, class: float32regs }
17 body: |
18   bb.0.entry:
19     %0 = LD_f32_avar 0, 4, 1, 2, 32, &test_param_0
20   ; CHECK: [[@LINE+1]]:33: expected a floating point literal
21     %1 = FADD_rnf32ri %0, float 3
22     StoreRetvalF32 %1, 0
23     Return
24 ...