[InstCombine] Signed saturation patterns
[llvm-complete.git] / test / CodeGen / RISCV / byval.ll
blob832dfb2e8a2f0e598ee0ed8c9029c06007bbc84c
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=riscv32 -verify-machineinstrs < %s \
3 ; RUN:   | FileCheck -check-prefix=RV32I %s
5 %struct.Foo = type { i32, i32, i32, i16, i8 }
6 @foo = global %struct.Foo { i32 1, i32 2, i32 3, i16 4, i8 5 }, align 4
8 define i32 @callee(%struct.Foo* byval %f) nounwind {
9 ; RV32I-LABEL: callee:
10 ; RV32I:       # %bb.0: # %entry
11 ; RV32I-NEXT:    lw a0, 0(a0)
12 ; RV32I-NEXT:    ret
13 entry:
14   %0 = getelementptr inbounds %struct.Foo, %struct.Foo* %f, i32 0, i32 0
15   %1 = load i32, i32* %0, align 4
16   ret i32 %1
20 define void @caller() nounwind {
21 ; RV32I-LABEL: caller:
22 ; RV32I:       # %bb.0: # %entry
23 ; RV32I-NEXT:    addi sp, sp, -32
24 ; RV32I-NEXT:    sw ra, 28(sp)
25 ; RV32I-NEXT:    lui a0, %hi(foo)
26 ; RV32I-NEXT:    lw a1, %lo(foo)(a0)
27 ; RV32I-NEXT:    sw a1, 12(sp)
28 ; RV32I-NEXT:    addi a0, a0, %lo(foo)
29 ; RV32I-NEXT:    lw a1, 12(a0)
30 ; RV32I-NEXT:    sw a1, 24(sp)
31 ; RV32I-NEXT:    lw a1, 8(a0)
32 ; RV32I-NEXT:    sw a1, 20(sp)
33 ; RV32I-NEXT:    lw a0, 4(a0)
34 ; RV32I-NEXT:    sw a0, 16(sp)
35 ; RV32I-NEXT:    addi a0, sp, 12
36 ; RV32I-NEXT:    call callee
37 ; RV32I-NEXT:    lw ra, 28(sp)
38 ; RV32I-NEXT:    addi sp, sp, 32
39 ; RV32I-NEXT:    ret
40 entry:
41   %call = call i32 @callee(%struct.Foo* byval @foo)
42   ret void