test/CodeGen/Thumb2/LowOverheadLoops/unsafe-liveout.mir

   1 # RUN: llc -mtriple=thumbv8.1m.main -run-pass=arm-low-overhead-loops %s -verify-machineinstrs -o - | FileCheck %s
   2 # CHECK-NOT: $lr = t2DLS
   3 # CHECK: $lr = tMOVr $r0, 14
   4 # CHECK-NOT: $lr = t2LEUpdate
   5
   6 --- |
   7   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   8   target triple = "thumbv8.1m.main"
   9
  10   define i32 @do_copy(i32 %n, i32* nocapture %p, i32* nocapture readonly %q) {
  11   entry:
  12     %scevgep = getelementptr i32, i32* %q, i32 -1
  13     %scevgep3 = getelementptr i32, i32* %p, i32 -1
  14     call void @llvm.set.loop.iterations.i32(i32 %n)
  15     br label %preheader
  16
  17   preheader:
  18     br label %while.body
  19
  20   while.body:                                       ; preds = %while.body, %entry
  21     %lsr.iv4 = phi i32* [ %scevgep5, %while.body ], [ %scevgep3, %preheader ]
  22     %lsr.iv = phi i32* [ %scevgep1, %while.body ], [ %scevgep, %preheader ]
  23     %0 = phi i32 [ %n, %preheader ], [ %2, %while.body ]
  24     %scevgep6 = getelementptr i32, i32* %lsr.iv, i32 1
  25     %scevgep2 = getelementptr i32, i32* %lsr.iv4, i32 1
  26     %1 = load i32, i32* %scevgep6, align 4
  27     store i32 %1, i32* %scevgep2, align 4
  28     %scevgep1 = getelementptr i32, i32* %lsr.iv, i32 1
  29     %scevgep5 = getelementptr i32, i32* %lsr.iv4, i32 1
  30     %2 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %0, i32 1)
  31     %3 = icmp ne i32 %2, 0
  32     br i1 %3, label %while.body, label %while.end
  33
  34   while.end:                                        ; preds = %while.body
  35     ret i32 0
  36   }
  37
  38   declare void @llvm.set.loop.iterations.i32(i32) #0
  39   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32) #0
  40
  41   attributes #0 = { noduplicate nounwind }
  42   attributes #1 = { nounwind }
  43
  44 ...
  45 ---
  46 name:            do_copy
  47 alignment:       2
  48 exposesReturnsTwice: false
  49 legalized:       false
  50 regBankSelected: false
  51 selected:        false
  52 failedISel:      false
  53 tracksRegLiveness: true
  54 hasWinCFI:       false
  55 registers:       []
  56 liveins:
  57   - { reg: '$r0', virtual-reg: '' }
  58   - { reg: '$r1', virtual-reg: '' }
  59   - { reg: '$r2', virtual-reg: '' }
  60 frameInfo:
  61   isFrameAddressTaken: false
  62   isReturnAddressTaken: false
  63   hasStackMap:     false
  64   hasPatchPoint:   false
  65   stackSize:       8
  66   offsetAdjustment: 0
  67   maxAlignment:    4
  68   adjustsStack:    false
  69   hasCalls:        false
  70   stackProtector:  ''
  71   maxCallFrameSize: 0
  72   cvBytesOfCalleeSavedRegisters: 0
  73   hasOpaqueSPAdjustment: false
  74   hasVAStart:      false
  75   hasMustTailInVarArgFunc: false
  76   localFrameSize:  0
  77   savePoint:       ''
  78   restorePoint:    ''
  79 fixedStack:      []
  80 stack:
  81   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  82       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  83       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  84   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  85       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  86       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  87 callSites:       []
  88 constants:       []
  89 machineFunctionInfo: {}
  90 body:             |
  91   bb.0.entry:
  92     successors: %bb.1(0x80000000)
  93     liveins: $r0, $r1, $r2, $r7, $lr
  94
  95     frame-setup tPUSH 14, $noreg, killed $r7, implicit-def $sp, implicit $sp
  96     frame-setup CFI_INSTRUCTION def_cfa_offset 8
  97     frame-setup CFI_INSTRUCTION offset $lr, -4
  98     frame-setup CFI_INSTRUCTION offset $r7, -8
  99     t2DoLoopStart $r0
 100     renamable $r0, dead $cpsr = tSUBi3 killed renamable $r1, 4, 14, $noreg
 101     renamable $r1, dead $cpsr = tSUBi3 killed renamable $r2, 4, 14, $noreg
 102
 103   bb.1.preheader:
 104     successors: %bb.2(0x80000000)
 105     liveins: $r0, $lr
 106     $lr = tMOVr $r0, 14, $noreg
 107
 108   bb.2.while.body:
 109     successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 110     liveins: $lr, $r0, $r1
 111
 112     renamable $r2, renamable $r1 = t2LDR_PRE killed renamable $r1, 4, 14, $noreg :: (load 4 from %ir.scevgep6)
 113     early-clobber renamable $r0 = t2STR_PRE killed renamable $r2, killed renamable $r0, 4, 14, $noreg :: (store 4 into %ir.scevgep2)
 114     renamable $lr = t2LoopDec killed renamable $lr, 1
 115     t2LoopEnd renamable $lr, %bb.2, implicit-def dead $cpsr
 116     tB %bb.3, 14, $noreg
 117
 118   bb.3.while.end:
 119     $r0, dead $cpsr = tMOVi8 0, 14, $noreg
 120     tPOP_RET 14, $noreg, def $r7, def $pc, implicit killed $r0
 121
 122 ...