test/CodeGen/X86/rem.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-unknown-unknown -mattr=+cmov | FileCheck %s
   3
   4 define i32 @test1(i32 %X) {
   5 ; CHECK-LABEL: test1:
   6 ; CHECK:       # %bb.0:
   7 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
   8 ; CHECK-NEXT:    movl $-2139062143, %edx # imm = 0x80808081
   9 ; CHECK-NEXT:    movl %ecx, %eax
  10 ; CHECK-NEXT:    imull %edx
  11 ; CHECK-NEXT:    addl %ecx, %edx
  12 ; CHECK-NEXT:    movl %edx, %eax
  13 ; CHECK-NEXT:    shrl $31, %eax
  14 ; CHECK-NEXT:    sarl $7, %edx
  15 ; CHECK-NEXT:    addl %eax, %edx
  16 ; CHECK-NEXT:    movl %edx, %eax
  17 ; CHECK-NEXT:    shll $8, %eax
  18 ; CHECK-NEXT:    subl %eax, %edx
  19 ; CHECK-NEXT:    addl %edx, %ecx
  20 ; CHECK-NEXT:    movl %ecx, %eax
  21 ; CHECK-NEXT:    retl
  22   %tmp1 = srem i32 %X, 255
  23   ret i32 %tmp1
  24 }
  25
  26 define i32 @test2(i32 %X) {
  27 ; CHECK-LABEL: test2:
  28 ; CHECK:       # %bb.0:
  29 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  30 ; CHECK-NEXT:    leal 255(%eax), %ecx
  31 ; CHECK-NEXT:    testl %eax, %eax
  32 ; CHECK-NEXT:    cmovnsl %eax, %ecx
  33 ; CHECK-NEXT:    andl $-256, %ecx
  34 ; CHECK-NEXT:    subl %ecx, %eax
  35 ; CHECK-NEXT:    retl
  36   %tmp1 = srem i32 %X, 256
  37   ret i32 %tmp1
  38 }
  39
  40 define i32 @test3(i32 %X) {
  41 ; CHECK-LABEL: test3:
  42 ; CHECK:       # %bb.0:
  43 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  44 ; CHECK-NEXT:    movl $-2139062143, %edx # imm = 0x80808081
  45 ; CHECK-NEXT:    movl %ecx, %eax
  46 ; CHECK-NEXT:    mull %edx
  47 ; CHECK-NEXT:    shrl $7, %edx
  48 ; CHECK-NEXT:    movl %edx, %eax
  49 ; CHECK-NEXT:    shll $8, %eax
  50 ; CHECK-NEXT:    subl %eax, %edx
  51 ; CHECK-NEXT:    addl %edx, %ecx
  52 ; CHECK-NEXT:    movl %ecx, %eax
  53 ; CHECK-NEXT:    retl
  54   %tmp1 = urem i32 %X, 255
  55   ret i32 %tmp1
  56 }
  57
  58 define i32 @test4(i32 %X) {
  59 ; CHECK-LABEL: test4:
  60 ; CHECK:       # %bb.0:
  61 ; CHECK-NEXT:    movzbl {{[0-9]+}}(%esp), %eax
  62 ; CHECK-NEXT:    retl
  63   %tmp1 = urem i32 %X, 256
  64   ret i32 %tmp1
  65 }
  66
  67 define i32 @test5(i32 %X) nounwind readnone {
  68 ; CHECK-LABEL: test5:
  69 ; CHECK:       # %bb.0: # %entry
  70 ; CHECK-NEXT:    movl $41, %eax
  71 ; CHECK-NEXT:    xorl %edx, %edx
  72 ; CHECK-NEXT:    idivl {{[0-9]+}}(%esp)
  73 ; CHECK-NEXT:    movl %edx, %eax
  74 ; CHECK-NEXT:    retl
  75 entry:
  76   %0 = srem i32 41, %X
  77   ret i32 %0
  78 }
  79