test/Transforms/InstCombine/shift-shift.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -instcombine -S | FileCheck %s
   3
   4 ; These would crash if we didn't check for a negative shift.
   5
   6 ; https://llvm.org/bugs/show_bug.cgi?id=12967
   7
   8 define void @pr12967() {
   9 ; CHECK-LABEL: @pr12967(
  10 ; CHECK-NEXT:  entry:
  11 ; CHECK-NEXT:    br label %loop
  12 ; CHECK:       loop:
  13 ; CHECK-NEXT:    br label %loop
  14 ;
  15 entry:
  16   br label %loop
  17
  18 loop:
  19   %c = phi i32 [ %shl, %loop ], [ undef, %entry ]
  20   %shr = shl i32 %c, 7
  21   %shl = lshr i32 %shr, -2
  22   br label %loop
  23 }
  24
  25 ; https://llvm.org/bugs/show_bug.cgi?id=26760
  26
  27 define void @pr26760() {
  28 ; CHECK-LABEL: @pr26760(
  29 ; CHECK-NEXT:  entry:
  30 ; CHECK-NEXT:    br label %loop
  31 ; CHECK:       loop:
  32 ; CHECK-NEXT:    br label %loop
  33 ;
  34 entry:
  35   br label %loop
  36
  37 loop:
  38   %c = phi i32 [ %shl, %loop ], [ undef, %entry ]
  39   %shr = lshr i32 %c, 7
  40   %shl = shl i32 %shr, -2
  41   br label %loop
  42 }
  43
  44 ; Converting the 2 shifts to SHL 6 without the AND is wrong.
  45 ; https://llvm.org/bugs/show_bug.cgi?id=8547
  46
  47 define i32 @pr8547(i32* %g) {
  48 ; CHECK-LABEL: @pr8547(
  49 ; CHECK-NEXT:  codeRepl:
  50 ; CHECK-NEXT:    br label %for.cond
  51 ; CHECK:       for.cond:
  52 ; CHECK-NEXT:    [[STOREMERGE:%.*]] = phi i32 [ 0, %codeRepl ], [ 5, %for.cond ]
  53 ; CHECK-NEXT:    store i32 [[STOREMERGE]], i32* %g, align 4
  54 ; CHECK-NEXT:    [[TMP0:%.*]] = shl nuw nsw i32 [[STOREMERGE]], 6
  55 ; CHECK-NEXT:    [[CONV2:%.*]] = and i32 [[TMP0]], 64
  56 ; CHECK-NEXT:    [[TOBOOL:%.*]] = icmp eq i32 [[CONV2]], 0
  57 ; CHECK-NEXT:    br i1 [[TOBOOL]], label %for.cond, label %codeRepl2
  58 ; CHECK:       codeRepl2:
  59 ; CHECK-NEXT:    ret i32 [[CONV2]]
  60 ;
  61 codeRepl:
  62   br label %for.cond
  63
  64 for.cond:
  65   %storemerge = phi i32 [ 0, %codeRepl ], [ 5, %for.cond ]
  66   store i32 %storemerge, i32* %g, align 4
  67   %shl = shl i32 %storemerge, 30
  68   %conv2 = lshr i32 %shl, 24
  69   %tobool = icmp eq i32 %conv2, 0
  70   br i1 %tobool, label %for.cond, label %codeRepl2
  71
  72 codeRepl2:
  73   ret i32 %conv2
  74 }
  75