test/Transforms/LoadStoreVectorizer/AMDGPU/multiple_tails.ll

   1 ; RUN: opt -mtriple=amdgcn-amd-amdhsa -basicaa -load-store-vectorizer -S -o - %s | FileCheck %s
   2
   3 target datalayout = "e-p:64:64-p1:64:64-p2:32:32-p3:32:32-p4:64:64-p5:32:32-p6:32:32-i64:64-v16:16-v24:32-v32:32-v48:64-v96:128-v192:256-v256:256-v512:512-v1024:1024-v2048:2048-n32:64-S32-A5"
   4
   5 ; Checks that there is no crash when there are multiple tails
   6 ; for a the same head starting a chain.
   7 @0 = internal addrspace(3) global [16384 x i32] undef
   8
   9 ; CHECK-LABEL: @no_crash(
  10 ; CHECK: store <2 x i32> zeroinitializer
  11 ; CHECK: store i32 0
  12 ; CHECK: store i32 0
  13
  14 define amdgpu_kernel void @no_crash(i32 %arg) {
  15   %tmp2 = add i32 %arg, 14
  16   %tmp3 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %tmp2
  17   %tmp4 = add i32 %arg, 15
  18   %tmp5 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %tmp4
  19
  20   store i32 0, i32 addrspace(3)* %tmp3, align 4
  21   store i32 0, i32 addrspace(3)* %tmp5, align 4
  22   store i32 0, i32 addrspace(3)* %tmp5, align 4
  23   store i32 0, i32 addrspace(3)* %tmp5, align 4
  24
  25   ret void
  26 }
  27
  28 ; Check adjiacent memory locations are properly matched and the
  29 ; longest chain vectorized
  30
  31 ; CHECK-LABEL: @interleave_get_longest
  32 ; CHECK: load <4 x i32>
  33 ; CHECK: load i32
  34 ; CHECK: store <2 x i32> zeroinitializer
  35 ; CHECK: load i32
  36 ; CHECK: load i32
  37 ; CHECK: load i32
  38
  39 define amdgpu_kernel void @interleave_get_longest(i32 %arg) {
  40   %a1 = add i32 %arg, 1
  41   %a2 = add i32 %arg, 2
  42   %a3 = add i32 %arg, 3
  43   %a4 = add i32 %arg, 4
  44   %tmp1 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %arg
  45   %tmp2 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %a1
  46   %tmp3 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %a2
  47   %tmp4 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %a3
  48   %tmp5 = getelementptr [16384 x i32], [16384 x i32] addrspace(3)* @0, i32 0, i32 %a4
  49
  50   %l1 = load i32, i32 addrspace(3)* %tmp2, align 4
  51   %l2 = load i32, i32 addrspace(3)* %tmp1, align 4
  52   store i32 0, i32 addrspace(3)* %tmp2, align 4
  53   store i32 0, i32 addrspace(3)* %tmp1, align 4
  54   %l3 = load i32, i32 addrspace(3)* %tmp2, align 4
  55   %l4 = load i32, i32 addrspace(3)* %tmp3, align 4
  56   %l5 = load i32, i32 addrspace(3)* %tmp4, align 4
  57   %l6 = load i32, i32 addrspace(3)* %tmp5, align 4
  58   %l7 = load i32, i32 addrspace(3)* %tmp5, align 4
  59   %l8 = load i32, i32 addrspace(3)* %tmp5, align 4
  60
  61   ret void
  62 }
  63