[MIPS GlobalISel] NarrowScalar G_ZEXTLOAD and G_SEXTLOAD
[llvm-complete.git] / test / CodeGen / Mips / GlobalISel / instruction-select / sub.mir
blob911073a7f8d4fd7297eda0ddb0bfdc41d8503e82
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -O0 -mtriple=mipsel-linux-gnu -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s -check-prefixes=MIPS32
3 --- |
5   define void @sub_i32(i32 %x, i32 %y) {entry: ret void}
7 ...
8 ---
9 name:            sub_i32
10 alignment:       2
11 legalized:       true
12 regBankSelected: true
13 tracksRegLiveness: true
14 body:             |
15   bb.0.entry:
16     liveins: $a0, $a1
18     ; MIPS32-LABEL: name: sub_i32
19     ; MIPS32: liveins: $a0, $a1
20     ; MIPS32: [[COPY:%[0-9]+]]:gpr32 = COPY $a0
21     ; MIPS32: [[COPY1:%[0-9]+]]:gpr32 = COPY $a1
22     ; MIPS32: [[SUBu:%[0-9]+]]:gpr32 = SUBu [[COPY]], [[COPY1]]
23     ; MIPS32: $v0 = COPY [[SUBu]]
24     ; MIPS32: RetRA implicit $v0
25     %0:gprb(s32) = COPY $a0
26     %1:gprb(s32) = COPY $a1
27     %2:gprb(s32) = G_SUB %0, %1
28     $v0 = COPY %2(s32)
29     RetRA implicit $v0
31 ...