test/CodeGen/AMDGPU/GlobalISel/legalize-mul.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-mesa-mesa3d -mcpu=fiji -O0 -run-pass=legalizer %s -o - | FileCheck %s
   3
   4 ---
   5 name: test_mul_s32
   6 body: |
   7   bb.0:
   8     liveins: $vgpr0, $vgpr1
   9
  10     ; CHECK-LABEL: name: test_mul_s32
  11     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $vgpr0
  12     ; CHECK: [[COPY1:%[0-9]+]]:_(s32) = COPY $vgpr1
  13     ; CHECK: [[MUL:%[0-9]+]]:_(s32) = G_MUL [[COPY]], [[COPY1]]
  14     ; CHECK: $vgpr0 = COPY [[MUL]](s32)
  15     %0:_(s32) = COPY $vgpr0
  16     %1:_(s32) = COPY $vgpr1
  17     %2:_(s32) = G_MUL %0, %1
  18     $vgpr0 = COPY %2
  19 ...
  20
  21 ---
  22 name: test_mul_v2s32
  23 body: |
  24   bb.0:
  25     liveins: $vgpr0_vgpr1, $vgpr2_vgpr3
  26
  27     ; CHECK-LABEL: name: test_mul_v2s32
  28     ; CHECK: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $vgpr0_vgpr1
  29     ; CHECK: [[COPY1:%[0-9]+]]:_(<2 x s32>) = COPY $vgpr2_vgpr3
  30     ; CHECK: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](<2 x s32>)
  31     ; CHECK: [[UV2:%[0-9]+]]:_(s32), [[UV3:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY1]](<2 x s32>)
  32     ; CHECK: [[MUL:%[0-9]+]]:_(s32) = G_MUL [[UV]], [[UV2]]
  33     ; CHECK: [[MUL1:%[0-9]+]]:_(s32) = G_MUL [[UV1]], [[UV3]]
  34     ; CHECK: [[BUILD_VECTOR:%[0-9]+]]:_(<2 x s32>) = G_BUILD_VECTOR [[MUL]](s32), [[MUL1]](s32)
  35     ; CHECK: $vgpr0_vgpr1 = COPY [[BUILD_VECTOR]](<2 x s32>)
  36     %0:_(<2 x s32>) = COPY $vgpr0_vgpr1
  37     %1:_(<2 x s32>) = COPY $vgpr2_vgpr3
  38     %2:_(<2 x s32>) = G_MUL %0, %1
  39     $vgpr0_vgpr1 = COPY %2
  40 ...
  41
  42 ---
  43 name: test_mul_s64
  44 body: |
  45   bb.0:
  46     liveins: $vgpr0_vgpr1, $vgpr2_vgpr3
  47
  48     ; CHECK-LABEL: name: test_mul_s64
  49     ; CHECK: [[COPY:%[0-9]+]]:_(s64) = COPY $vgpr0_vgpr1
  50     ; CHECK: [[COPY1:%[0-9]+]]:_(s64) = COPY $vgpr2_vgpr3
  51     ; CHECK: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](s64)
  52     ; CHECK: [[UV2:%[0-9]+]]:_(s32), [[UV3:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY1]](s64)
  53     ; CHECK: [[MUL:%[0-9]+]]:_(s32) = G_MUL [[UV]], [[UV2]]
  54     ; CHECK: [[MUL1:%[0-9]+]]:_(s32) = G_MUL [[UV1]], [[UV2]]
  55     ; CHECK: [[MUL2:%[0-9]+]]:_(s32) = G_MUL [[UV]], [[UV3]]
  56     ; CHECK: [[UMULH:%[0-9]+]]:_(s32) = G_UMULH [[UV]], [[UV2]]
  57     ; CHECK: [[ADD:%[0-9]+]]:_(s32) = G_ADD [[MUL1]], [[MUL2]]
  58     ; CHECK: [[ADD1:%[0-9]+]]:_(s32) = G_ADD [[ADD]], [[UMULH]]
  59     ; CHECK: [[MV:%[0-9]+]]:_(s64) = G_MERGE_VALUES [[MUL]](s32), [[ADD1]](s32)
  60     ; CHECK: $vgpr0_vgpr1 = COPY [[MV]](s64)
  61     %0:_(s64) = COPY $vgpr0_vgpr1
  62     %1:_(s64) = COPY $vgpr2_vgpr3
  63     %2:_(s64) = G_MUL %0, %1
  64     $vgpr0_vgpr1 = COPY %2
  65 ...