test/CodeGen/AArch64/GlobalISel/select-stlxr-intrin.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64-unknown-unknown -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 --- |
   5   define i32 @test_store_release_i64(i32 %a, i64* %addr) {
   6     ret i32 %a
   7   }
   8
   9   define i32 @test_store_release_i32(i32 %a, i64* %addr) {
  10     ret i32 %a
  11   }
  12 ...
  13 ---
  14 name:            test_store_release_i64
  15 alignment:       2
  16 legalized:       true
  17 regBankSelected: true
  18 tracksRegLiveness: true
  19 body:             |
  20   bb.0:
  21     liveins: $w0, $x1, $x2
  22
  23     ; CHECK-LABEL: name: test_store_release_i64
  24     ; CHECK: liveins: $w0, $x1, $x2
  25     ; CHECK: [[COPY:%[0-9]+]]:gpr64 = COPY $x1
  26     ; CHECK: [[COPY1:%[0-9]+]]:gpr64sp = COPY $x2
  27     ; CHECK: early-clobber %2:gpr32 = STLXRX [[COPY]], [[COPY1]] :: (volatile store 8 into %ir.addr)
  28     ; CHECK: $w0 = COPY %2
  29     ; CHECK: RET_ReallyLR implicit $w0
  30     %1:gpr(s64) = COPY $x1
  31     %2:gpr(p0) = COPY $x2
  32     %3:gpr(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.aarch64.stlxr), %1(s64), %2(p0) :: (volatile store 8 into %ir.addr)
  33     $w0 = COPY %3(s32)
  34     RET_ReallyLR implicit $w0
  35
  36 ...
  37 ---
  38 name:            test_store_release_i32
  39 alignment:       2
  40 legalized:       true
  41 regBankSelected: true
  42 tracksRegLiveness: true
  43 body:             |
  44   bb.0:
  45     liveins: $w0, $w1, $x2
  46     ; CHECK-LABEL: name: test_store_release_i32
  47     ; CHECK: liveins: $w0, $w1, $x2
  48     ; CHECK: [[COPY:%[0-9]+]]:gpr32 = COPY $w1
  49     ; CHECK: [[COPY1:%[0-9]+]]:gpr64sp = COPY $x2
  50     ; CHECK: early-clobber %3:gpr32 = STLXRW [[COPY]], [[COPY1]] :: (volatile store 4 into %ir.addr)
  51     ; CHECK: $w0 = COPY %3
  52     ; CHECK: RET_ReallyLR implicit $w0
  53     %1:gpr(s32) = COPY $w1
  54     %2:gpr(p0) = COPY $x2
  55     %3:gpr(s64) = G_ZEXT %1(s32)
  56     %4:gpr(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.aarch64.stlxr), %3(s64), %2(p0) :: (volatile store 4 into %ir.addr)
  57     $w0 = COPY %4(s32)
  58     RET_ReallyLR implicit $w0
  59
  60 ...