test/CodeGen/AMDGPU/GlobalISel/inst-select-amdgcn.exp.mir

   1 # RUN: llc -march=amdgcn -run-pass=instruction-select -verify-machineinstrs -global-isel %s -o - | FileCheck %s
   2
   3 ---
   4 name: exp0
   5 legalized:       true
   6 regBankSelected: true
   7
   8 # CHECK: name: exp0
   9 body: |
  10   bb.0:
  11     liveins: $vgpr0
  12     %0:vgpr(s32) = COPY $vgpr0
  13     %1:sgpr(s32) = G_CONSTANT i32 1
  14     %2:sgpr(s32) = G_CONSTANT i32 15
  15     %3:sgpr(s1)  = G_CONSTANT i1 0
  16     %4:sgpr(s1)  = G_CONSTANT i1 1
  17
  18     ; CHECK: EXP 1, %0, %0, %0, %0, 0, 0, 15, implicit $exec
  19     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp), %1:sgpr(s32), %2:sgpr(s32), %0:vgpr(s32), %0:vgpr(s32), %0:vgpr(s32), %0:vgpr(s32), %3:sgpr(s1), %3:sgpr(s1)
  20
  21     ; CHECK: EXP_DONE 1, %0, %0, %0, %0, 0, 0, 15, implicit $exec
  22     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp), %1:sgpr(s32), %2:sgpr(s32), %0:vgpr(s32), %0:vgpr(s32), %0:vgpr(s32), %0:vgpr(s32), %4:sgpr(s1), %3:sgpr(s1)
  23
  24     %5:vgpr(<2 x s16>) = G_BITCAST %0(s32)
  25
  26     ; CHECK: [[UNDEF0:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  27     ; CHECK: EXP 1, %0, %0, [[UNDEF0]], [[UNDEF0]], 0, 1, 15, implicit $exec
  28     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp.compr), %1:sgpr(s32), %2:sgpr(s32), %5:vgpr(<2 x s16>), %5:vgpr(<2 x s16>), %3:sgpr(s1), %3:sgpr(s1)
  29
  30     ; CHECK: [[UNDEF1:%[0-9]+]]:vgpr_32 = IMPLICIT_DEF
  31     ; CHECK: EXP_DONE 1, %0, %0, [[UNDEF1]], [[UNDEF1]], 0, 1, 15, implicit $exec
  32     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp.compr), %1:sgpr(s32), %2:sgpr(s32), %5:vgpr(<2 x s16>), %5:vgpr(<2 x s16>), %4:sgpr(s1), %3:sgpr(s1)
  33