test/CodeGen/AMDGPU/GlobalISel/inst-select-constant.mir

   1 # RUN: llc -march=amdgcn -mcpu=hawaii -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s -check-prefixes=GCN
   2
   3 ---
   4
   5 name:            constant
   6 legalized:       true
   7 regBankSelected: true
   8
   9
  10 body: |
  11   bb.0:
  12     liveins: $vgpr0_vgpr1, $vgpr2_vgpr3
  13     ; GCN-LABEL: name: constant
  14     %0:vgpr(p1) = COPY $vgpr0_vgpr1
  15     %1:vgpr(p1) = COPY $vgpr2_vgpr3
  16
  17     ; GCN: %{{[0-9]+}}:sreg_32 = S_MOV_B32 1
  18     %2:sreg_32(s32) = G_CONSTANT i32 1
  19
  20     ; GCN: [[LO0:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 0
  21     ; GCN: [[HI0:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 1
  22     ; GCN: %{{[0-9]+}}:sreg_64_xexec = REG_SEQUENCE [[LO0]], %subreg.sub0, [[HI0]], %subreg.sub1
  23     %3:sgpr(s64) = G_CONSTANT i64 4294967296
  24
  25     ; GCN: %{{[0-9]+}}:sreg_32 = S_MOV_B32 1065353216
  26     %4:sgpr(s32) = G_FCONSTANT float 1.0
  27
  28     ; GCN: [[LO1:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 0
  29     ; GCN: [[HI1:%[0-9]+]]:sreg_32_xm0 = S_MOV_B32 1072693248
  30     ; GCN: %{{[0-9]+}}:sreg_64_xexec = REG_SEQUENCE [[LO1]], %subreg.sub0, [[HI1]], %subreg.sub1
  31     %5:sgpr(s64) = G_FCONSTANT double 1.0
  32
  33     ; GCN: %{{[0-9]+}}:vgpr_32 = V_MOV_B32_e32 1
  34     %6:vgpr(s32) = G_CONSTANT i32 1
  35
  36     ; GCN: [[LO2:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 0
  37     ; GCN: [[HI2:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 1
  38     ; GCN: %{{[0-9]+}}:vreg_64 = REG_SEQUENCE [[LO2]], %subreg.sub0, [[HI2]], %subreg.sub1
  39     %7:vgpr(s64) = G_CONSTANT i64 4294967296
  40
  41     ; GCN: %{{[0-9]+}}:vgpr_32 = V_MOV_B32_e32 1065353216
  42     %8:vgpr(s32) = G_FCONSTANT float 1.0
  43
  44     ; GCN: [[LO3:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 0
  45     ; GCN: [[HI3:%[0-9]+]]:vgpr_32 = V_MOV_B32_e32 1072693248
  46     ; GCN: %{{[0-9]+}}:vreg_64 = REG_SEQUENCE [[LO3]], %subreg.sub0, [[HI3]], %subreg.sub1
  47     %9:vgpr(s64) = G_FCONSTANT double 1.0
  48
  49     S_ENDPGM 0, implicit %2, implicit %4, implicit %6, implicit %8, implicit %3, implicit %5, implicit %7, implicit %9
  50
  51 ...
  52