test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn.atomic.dec.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect -regbankselect-fast  -verify-machineinstrs %s -o - | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=regbankselect -regbankselect-greedy  -verify-machineinstrs %s -o - | FileCheck %s
   4
   5 ---
   6 name: atomic_dec_p3_ss
   7 legalized: true
   8 tracksRegLiveness: true
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0, $sgpr1
  12     ; CHECK-LABEL: name: atomic_dec_p3_ss
  13     ; CHECK: liveins: $sgpr0, $sgpr1
  14     ; CHECK: [[COPY:%[0-9]+]]:sgpr(p3) = COPY $sgpr0
  15     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  16     ; CHECK: [[COPY2:%[0-9]+]]:vgpr(p3) = COPY [[COPY]](p3)
  17     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  18     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), [[COPY2]](p3), [[COPY3]](s32), 0, 0, 0
  19     %0:_(p3) = COPY $sgpr0
  20     %1:_(s32) = COPY $sgpr1
  21     %2:_(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), %0, %1, 0, 0, 0
  22
  23 ...
  24
  25 ---
  26 name: atomic_dec_p3_vs
  27 legalized: true
  28 tracksRegLiveness: true
  29 body: |
  30   bb.0:
  31     liveins: $vgpr0, $sgpr0
  32     ; CHECK-LABEL: name: atomic_dec_p3_vs
  33     ; CHECK: liveins: $vgpr0, $sgpr0
  34     ; CHECK: [[COPY:%[0-9]+]]:vgpr(p3) = COPY $vgpr0
  35     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  36     ; CHECK: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  37     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), [[COPY]](p3), [[COPY2]](s32), 0, 0, 0
  38     %0:_(p3) = COPY $vgpr0
  39     %1:_(s32) = COPY $sgpr0
  40     %2:_(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), %0, %1, 0, 0, 0
  41
  42 ...
  43
  44 ---
  45 name: atomic_dec_p1_ss
  46 legalized: true
  47 tracksRegLiveness: true
  48 body: |
  49   bb.0:
  50     liveins: $sgpr0_sgpr1, $sgpr2
  51     ; CHECK-LABEL: name: atomic_dec_p1_ss
  52     ; CHECK: liveins: $sgpr0_sgpr1, $sgpr2
  53     ; CHECK: [[COPY:%[0-9]+]]:sgpr(p1) = COPY $sgpr0_sgpr1
  54     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  55     ; CHECK: [[COPY2:%[0-9]+]]:vgpr(p1) = COPY [[COPY]](p1)
  56     ; CHECK: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  57     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), [[COPY2]](p1), [[COPY3]](s32), 0, 0, 0
  58     %0:_(p1) = COPY $sgpr0_sgpr1
  59     %1:_(s32) = COPY $sgpr2
  60     %2:_(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), %0, %1, 0, 0, 0
  61
  62 ...
  63
  64 ---
  65 name: atomic_dec_p1_vs
  66 legalized: true
  67 tracksRegLiveness: true
  68 body: |
  69   bb.0:
  70     liveins: $vgpr0_vgpr1, $sgpr2
  71     ; CHECK-LABEL: name: atomic_dec_p1_vs
  72     ; CHECK: liveins: $vgpr0_vgpr1, $sgpr2
  73     ; CHECK: [[COPY:%[0-9]+]]:vgpr(p1) = COPY $vgpr0_vgpr1
  74     ; CHECK: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  75     ; CHECK: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  76     ; CHECK: [[INT:%[0-9]+]]:vgpr(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), [[COPY]](p1), [[COPY2]](s32), 0, 0, 0
  77     %0:_(p1) = COPY $vgpr0_vgpr1
  78     %1:_(s32) = COPY $sgpr2
  79     %2:_(s32) = G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.atomic.dec), %0, %1, 0, 0, 0
  80 ...