test/CodeGen/MIR/X86/subregister-operands.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=x86-64 -run-pass none -o - %s | FileCheck %s
   3 # This test ensures that the MIR parser parses subregisters in register operands
   4 # correctly.
   5
   6 --- |
   7
   8   define zeroext i1 @t(i1 %c) {
   9   entry:
  10     ret i1 %c
  11   }
  12
  13 ...
  14 ---
  15 name:            t
  16 tracksRegLiveness: true
  17 registers:
  18   - { id: 0, class: gr32 }
  19   - { id: 1, class: gr8 }
  20   - { id: 2, class: gr8 }
  21 body: |
  22   bb.0.entry:
  23     liveins: $edi
  24     ; CHECK-LABEL: name: t
  25     ; CHECK: liveins: $edi
  26     ; CHECK: [[COPY:%[0-9]+]]:gr32 = COPY $edi
  27     ; CHECK: [[COPY1:%[0-9]+]]:gr8 = COPY [[COPY]].sub_8bit
  28     ; CHECK: [[AND8ri:%[0-9]+]]:gr8 = AND8ri [[COPY1]], 1, implicit-def $eflags
  29     ; CHECK: $al = COPY [[AND8ri]]
  30     ; CHECK: RETQ $al
  31     %0 = COPY $edi
  32     %1 = COPY %0.sub_8bit
  33     %2 = AND8ri %1, 1, implicit-def $eflags
  34     $al = COPY %2
  35     RETQ $al
  36 ...
  37