test/CodeGen/Thumb2/mve-bswap.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi -verify-machineinstrs -mattr=+mve %s -o - | FileCheck %s
   3
   4 define arm_aapcs_vfpcc <4 x i32> @bswap_4i32_t(<4 x i32> %src){
   5 ; CHECK-LABEL: bswap_4i32_t:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    vrev32.8 q0, q0
   8 ; CHECK-NEXT:    bx lr
   9 entry:
  10     %0 = call <4 x i32> @llvm.bswap.v4i32(<4 x i32> %src)
  11     ret <4 x i32> %0
  12 }
  13
  14 define arm_aapcs_vfpcc <8 x i16> @bswap_8i16_t(<8 x i16> %src){
  15 ; CHECK-LABEL: bswap_8i16_t:
  16 ; CHECK:       @ %bb.0: @ %entry
  17 ; CHECK-NEXT:    vrev16.8 q0, q0
  18 ; CHECK-NEXT:    bx lr
  19 entry:
  20     %0 = call <8 x i16> @llvm.bswap.v8i16(<8 x i16> %src)
  21     ret <8 x i16> %0
  22 }
  23
  24 define arm_aapcs_vfpcc <2 x i64> @bswap_2i64_t(<2 x i64> %src){
  25 ; CHECK-LABEL: bswap_2i64_t:
  26 ; CHECK:       @ %bb.0: @ %entry
  27 ; CHECK-NEXT:    vrev64.8 q1, q0
  28 ; CHECK-NEXT:    vmov q0, q1
  29 ; CHECK-NEXT:    bx lr
  30 entry:
  31     %0 = call <2 x i64> @llvm.bswap.v2i64(<2 x i64> %src)
  32     ret <2 x i64> %0
  33 }
  34
  35 declare <2 x i64> @llvm.bswap.v2i64(<2 x i64>)
  36 declare <4 x i32> @llvm.bswap.v4i32(<4 x i32>)
  37 declare <8 x i16> @llvm.bswap.v8i16(<8 x i16>)