test/CodeGen/X86/combine-mulo.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.1 | FileCheck %s --check-prefix=SSE
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefix=AVX
   4
   5 declare {i32, i1} @llvm.smul.with.overflow.i32(i32, i32) nounwind readnone
   6 declare {i32, i1} @llvm.umul.with.overflow.i32(i32, i32) nounwind readnone
   7
   8 declare {<4 x i32>, <4 x i1>} @llvm.smul.with.overflow.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
   9 declare {<4 x i32>, <4 x i1>} @llvm.umul.with.overflow.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
  10
  11 ; fold (smulo x, 2) -> (saddo x, x)
  12 define i32 @combine_smul_two(i32 %a0, i32 %a1) {
  13 ; SSE-LABEL: combine_smul_two:
  14 ; SSE:       # %bb.0:
  15 ; SSE-NEXT:    movl %edi, %eax
  16 ; SSE-NEXT:    addl %edi, %eax
  17 ; SSE-NEXT:    cmovol %esi, %eax
  18 ; SSE-NEXT:    retq
  19 ;
  20 ; AVX-LABEL: combine_smul_two:
  21 ; AVX:       # %bb.0:
  22 ; AVX-NEXT:    movl %edi, %eax
  23 ; AVX-NEXT:    addl %edi, %eax
  24 ; AVX-NEXT:    cmovol %esi, %eax
  25 ; AVX-NEXT:    retq
  26   %1 = call {i32, i1} @llvm.smul.with.overflow.i32(i32 %a0, i32 2)
  27   %2 = extractvalue {i32, i1} %1, 0
  28   %3 = extractvalue {i32, i1} %1, 1
  29   %4 = select i1 %3, i32 %a1, i32 %2
  30   ret i32 %4
  31 }
  32
  33 define <4 x i32> @combine_vec_smul_two(<4 x i32> %a0, <4 x i32> %a1) {
  34 ; SSE-LABEL: combine_vec_smul_two:
  35 ; SSE:       # %bb.0:
  36 ; SSE-NEXT:    movdqa %xmm0, %xmm2
  37 ; SSE-NEXT:    pxor %xmm0, %xmm0
  38 ; SSE-NEXT:    pxor %xmm3, %xmm3
  39 ; SSE-NEXT:    pcmpgtd %xmm2, %xmm3
  40 ; SSE-NEXT:    pcmpeqd %xmm4, %xmm4
  41 ; SSE-NEXT:    pxor %xmm4, %xmm3
  42 ; SSE-NEXT:    paddd %xmm2, %xmm2
  43 ; SSE-NEXT:    pcmpgtd %xmm2, %xmm0
  44 ; SSE-NEXT:    pxor %xmm4, %xmm0
  45 ; SSE-NEXT:    pcmpeqd %xmm3, %xmm0
  46 ; SSE-NEXT:    blendvps %xmm0, %xmm2, %xmm1
  47 ; SSE-NEXT:    movaps %xmm1, %xmm0
  48 ; SSE-NEXT:    retq
  49 ;
  50 ; AVX-LABEL: combine_vec_smul_two:
  51 ; AVX:       # %bb.0:
  52 ; AVX-NEXT:    vpxor %xmm2, %xmm2, %xmm2
  53 ; AVX-NEXT:    vpcmpgtd %xmm0, %xmm2, %xmm3
  54 ; AVX-NEXT:    vpcmpeqd %xmm4, %xmm4, %xmm4
  55 ; AVX-NEXT:    vpxor %xmm4, %xmm3, %xmm3
  56 ; AVX-NEXT:    vpaddd %xmm0, %xmm0, %xmm0
  57 ; AVX-NEXT:    vpcmpgtd %xmm0, %xmm2, %xmm2
  58 ; AVX-NEXT:    vpxor %xmm4, %xmm2, %xmm2
  59 ; AVX-NEXT:    vpcmpeqd %xmm2, %xmm3, %xmm2
  60 ; AVX-NEXT:    vblendvps %xmm2, %xmm0, %xmm1, %xmm0
  61 ; AVX-NEXT:    retq
  62   %1 = call {<4 x i32>, <4 x i1>} @llvm.smul.with.overflow.v4i32(<4 x i32> %a0, <4 x i32> <i32 2, i32 2, i32 2, i32 2>)
  63   %2 = extractvalue {<4 x i32>, <4 x i1>} %1, 0
  64   %3 = extractvalue {<4 x i32>, <4 x i1>} %1, 1
  65   %4 = select <4 x i1> %3, <4 x i32> %a1, <4 x i32> %2
  66   ret <4 x i32> %4
  67 }
  68
  69 ; fold (umulo x, 2) -> (uaddo x, x)
  70 define i32 @combine_umul_two(i32 %a0, i32 %a1) {
  71 ; SSE-LABEL: combine_umul_two:
  72 ; SSE:       # %bb.0:
  73 ; SSE-NEXT:    movl %edi, %eax
  74 ; SSE-NEXT:    addl %edi, %eax
  75 ; SSE-NEXT:    cmovbl %esi, %eax
  76 ; SSE-NEXT:    retq
  77 ;
  78 ; AVX-LABEL: combine_umul_two:
  79 ; AVX:       # %bb.0:
  80 ; AVX-NEXT:    movl %edi, %eax
  81 ; AVX-NEXT:    addl %edi, %eax
  82 ; AVX-NEXT:    cmovbl %esi, %eax
  83 ; AVX-NEXT:    retq
  84   %1 = call {i32, i1} @llvm.umul.with.overflow.i32(i32 %a0, i32 2)
  85   %2 = extractvalue {i32, i1} %1, 0
  86   %3 = extractvalue {i32, i1} %1, 1
  87   %4 = select i1 %3, i32 %a1, i32 %2
  88   ret i32 %4
  89 }
  90
  91 define <4 x i32> @combine_vec_umul_two(<4 x i32> %a0, <4 x i32> %a1) {
  92 ; SSE-LABEL: combine_vec_umul_two:
  93 ; SSE:       # %bb.0:
  94 ; SSE-NEXT:    movdqa %xmm0, %xmm2
  95 ; SSE-NEXT:    paddd %xmm0, %xmm2
  96 ; SSE-NEXT:    pmaxud %xmm2, %xmm0
  97 ; SSE-NEXT:    pcmpeqd %xmm2, %xmm0
  98 ; SSE-NEXT:    blendvps %xmm0, %xmm2, %xmm1
  99 ; SSE-NEXT:    movaps %xmm1, %xmm0
 100 ; SSE-NEXT:    retq
 101 ;
 102 ; AVX-LABEL: combine_vec_umul_two:
 103 ; AVX:       # %bb.0:
 104 ; AVX-NEXT:    vpaddd %xmm0, %xmm0, %xmm2
 105 ; AVX-NEXT:    vpmaxud %xmm0, %xmm2, %xmm0
 106 ; AVX-NEXT:    vpcmpeqd %xmm0, %xmm2, %xmm0
 107 ; AVX-NEXT:    vblendvps %xmm0, %xmm2, %xmm1, %xmm0
 108 ; AVX-NEXT:    retq
 109   %1 = call {<4 x i32>, <4 x i1>} @llvm.umul.with.overflow.v4i32(<4 x i32> %a0, <4 x i32> <i32 2, i32 2, i32 2, i32 2>)
 110   %2 = extractvalue {<4 x i32>, <4 x i1>} %1, 0
 111   %3 = extractvalue {<4 x i32>, <4 x i1>} %1, 1
 112   %4 = select <4 x i1> %3, <4 x i32> %a1, <4 x i32> %2
 113   ret <4 x i32> %4
 114 }