[ARM] MVE integer min and max
[llvm-complete.git] / lib / Target / X86 / X86InstrSVM.td
blob82c8e74156b25e937e2da476917acf2a1db492df
1 //===-- X86InstrSVM.td - SVM Instruction Set Extension -----*- tablegen -*-===//
2 //
3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
4 // See https://llvm.org/LICENSE.txt for license information.
5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
6 //
7 //===----------------------------------------------------------------------===//
8 //
9 // This file describes the instructions that make up the AMD SVM instruction
10 // set.
12 //===----------------------------------------------------------------------===//
14 //===----------------------------------------------------------------------===//
15 // SVM instructions
17 let SchedRW = [WriteSystem] in {
18 // 0F 01 D9
19 def VMMCALL : I<0x01, MRM_D9, (outs), (ins), "vmmcall", []>, TB;
21 // 0F 01 DC
22 def STGI : I<0x01, MRM_DC, (outs), (ins), "stgi", []>, TB;
24 // 0F 01 DD
25 def CLGI : I<0x01, MRM_DD, (outs), (ins), "clgi", []>, TB;
27 // 0F 01 DE
28 let Uses = [EAX] in
29 def SKINIT : I<0x01, MRM_DE, (outs), (ins), "skinit\t{%eax|eax}", []>, TB;
31 // 0F 01 D8
32 let Uses = [EAX] in
33 def VMRUN32 : I<0x01, MRM_D8, (outs), (ins), "vmrun\t{%eax|eax}", []>, TB,
34                 Requires<[Not64BitMode]>;
35 let Uses = [RAX] in
36 def VMRUN64 : I<0x01, MRM_D8, (outs), (ins), "vmrun\t{%rax|rax}", []>, TB,
37                 Requires<[In64BitMode]>;
39 // 0F 01 DA
40 let Uses = [EAX] in
41 def VMLOAD32 : I<0x01, MRM_DA, (outs), (ins), "vmload\t{%eax|eax}", []>, TB,
42                  Requires<[Not64BitMode]>;
43 let Uses = [RAX] in
44 def VMLOAD64 : I<0x01, MRM_DA, (outs), (ins), "vmload\t{%rax|rax}", []>, TB,
45                  Requires<[In64BitMode]>;
47 // 0F 01 DB
48 let Uses = [EAX] in
49 def VMSAVE32 : I<0x01, MRM_DB, (outs), (ins), "vmsave\t{%eax|eax}", []>, TB,
50                  Requires<[Not64BitMode]>;
51 let Uses = [RAX] in
52 def VMSAVE64 : I<0x01, MRM_DB, (outs), (ins), "vmsave\t{%rax|rax}", []>, TB,
53                  Requires<[In64BitMode]>;
55 // 0F 01 DF
56 let Uses = [EAX, ECX] in
57 def INVLPGA32 : I<0x01, MRM_DF, (outs), (ins),
58                 "invlpga\t{%eax, %ecx|eax, ecx}", []>, TB, Requires<[Not64BitMode]>;
59 let Uses = [RAX, ECX] in
60 def INVLPGA64 : I<0x01, MRM_DF, (outs), (ins),
61                 "invlpga\t{%rax, %ecx|rax, ecx}", []>, TB, Requires<[In64BitMode]>;
62 } // SchedRW