test/CodeGen/AArch64/fp-cond-sel.ll

   1 ; RUN: llc -verify-machineinstrs -o - %s -mtriple=aarch64-none-linux-gnu -mcpu=cyclone | FileCheck %s
   2
   3 @varfloat = global float 0.0
   4 @vardouble = global double 0.0
   5
   6 declare void @use_float(float)
   7 declare void @use_double(double)
   8
   9 define void @test_csel(i32 %lhs32, i32 %rhs32, i64 %lhs64) {
  10 ; CHECK-LABEL: test_csel:
  11
  12   %tst1 = icmp ugt i32 %lhs32, %rhs32
  13   %val1 = select i1 %tst1, float 0.0, float 1.0
  14   store float %val1, float* @varfloat
  15 ; CHECK-DAG: fmov s[[FLT0:[0-9]+]], wzr
  16 ; CHECK-DAG: fmov s[[FLT1:[0-9]+]], #1.0
  17 ; CHECK: fcsel {{s[0-9]+}}, s[[FLT0]], s[[FLT1]], hi
  18
  19   %rhs64 = sext i32 %rhs32 to i64
  20   %tst2 = icmp sle i64 %lhs64, %rhs64
  21   %val2 = select i1 %tst2, double 1.0, double 0.0
  22   store double %val2, double* @vardouble
  23 ; FLT0 is reused from above on ARM64.
  24 ; CHECK: fmov d[[FLT1:[0-9]+]], #1.0
  25 ; CHECK: fcsel {{d[0-9]+}}, d[[FLT1]], d[[FLT0]], le
  26
  27   call void @use_float(float 0.0)
  28   call void @use_float(float 1.0)
  29
  30   call void @use_double(double 0.0)
  31   call void @use_double(double 1.0)
  32
  33   ret void
  34 ; CHECK: ret
  35 }