test/CodeGen/AArch64/fp16_intrinsic_vector_1op.ll

   1 ; RUN: llc < %s -mtriple=aarch64-eabi -mattr=+v8.2a,+fullfp16  | FileCheck %s
   2
   3 declare <4 x half> @llvm.nearbyint.v4f16(<4 x half>)
   4 declare <8 x half> @llvm.nearbyint.v8f16(<8 x half>)
   5 declare <4 x half> @llvm.sqrt.v4f16(<4 x half>)
   6 declare <8 x half> @llvm.sqrt.v8f16(<8 x half>)
   7
   8 define dso_local <4 x half> @t_vrndi_f16(<4 x half> %a) {
   9 ; CHECK-LABEL: t_vrndi_f16:
  10 ; CHECK:         frinti v0.4h, v0.4h
  11 ; CHECK-NEXT:    ret
  12 entry:
  13   %vrndi1.i = tail call <4 x half> @llvm.nearbyint.v4f16(<4 x half> %a)
  14   ret <4 x half> %vrndi1.i
  15 }
  16
  17 define dso_local <8 x half> @t_vrndiq_f16(<8 x half> %a) {
  18 ; CHECK-LABEL: t_vrndiq_f16:
  19 ; CHECK:         frinti v0.8h, v0.8h
  20 ; CHECK-NEXT:    ret
  21 entry:
  22   %vrndi1.i = tail call <8 x half> @llvm.nearbyint.v8f16(<8 x half> %a)
  23   ret <8 x half> %vrndi1.i
  24 }
  25
  26 define dso_local <4 x half> @t_vsqrt_f16(<4 x half> %a) {
  27 ; CHECK-LABEL: t_vsqrt_f16:
  28 ; CHECK:         fsqrt v0.4h, v0.4h
  29 ; CHECK-NEXT:    ret
  30 entry:
  31   %vsqrt.i = tail call <4 x half> @llvm.sqrt.v4f16(<4 x half> %a)
  32   ret <4 x half> %vsqrt.i
  33 }
  34
  35 define dso_local <8 x half> @t_vsqrtq_f16(<8 x half> %a) {
  36 ; CHECK-LABEL: t_vsqrtq_f16:
  37 ; CHECK:         fsqrt v0.8h, v0.8h
  38 ; CHECK-NEXT:    ret
  39 entry:
  40   %vsqrt.i = tail call <8 x half> @llvm.sqrt.v8f16(<8 x half> %a)
  41   ret <8 x half> %vsqrt.i
  42 }