[InstCombine] Signed saturation patterns
[llvm-core.git] / test / Transforms / InstCombine / vec_extract_2elts.ll
blob5972340d60a91d50d8fb02a9006895e5290f5227
1 ; RUN: opt < %s -instcombine -S | FileCheck %s
3 define void @test(<4 x i32> %v, i64 *%r1, i64 *%r2) {
4 ;CHECK: %1 = extractelement <4 x i32> %v, i32 0
5 ;CHECK: %2 = zext i32 %1 to i64
6         %1 = zext <4 x i32> %v to <4 x i64>
7         %2 = extractelement <4 x i64> %1, i32 0
8         store i64 %2, i64 *%r1
9         store i64 %2, i64 *%r2
10         ret void