[InstCombine] Signed saturation patterns
[llvm-core.git] / test / Transforms / InstCombine / zeroext-and-reduce.ll
blob74bb731311b2d54629352368e7ac346d15c30ded
1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
2 ; RUN: opt < %s -instcombine -S | FileCheck %s
4 define i32 @test1(i8 %X) {
5 ; CHECK-LABEL: @test1(
6 ; CHECK-NEXT:    [[TMP1:%.*]] = and i8 %X, 8
7 ; CHECK-NEXT:    [[Z:%.*]] = zext i8 [[TMP1]] to i32
8 ; CHECK-NEXT:    ret i32 [[Z]]
10   %Y = zext i8 %X to i32
11   %Z = and i32 %Y, 65544
12   ret i32 %Z