[ARM] Better OR's for MVE compares
[llvm-core.git] / test / MC / AMDGPU / offsetbug_one_and_one.s
blobad24cb52e5f984fe08d1d530fb0a34c70dca127b
1 // RUN: llvm-mc -arch=amdgcn -mcpu=gfx1010 -show-encoding %s | FileCheck %s --check-prefix=GFX10
2 // RUN: llvm-mc -arch=amdgcn -mcpu=gfx1010 -filetype=obj %s | llvm-objdump -disassemble -mcpu=gfx1010 - | FileCheck %s --check-prefix=BIN
3 s_getpc_b64 s[0:1]
4 s_cbranch_vccnz BB0_1
5 // GFX10: s_cbranch_vccnz BB0_1 ; encoding: [A,A,0x87,0xbf]
6 // GFX10-NEXT: ; fixup A - offset: 0, value: BB0_1, kind: fixup_si_sopp_br
7 // BIN: s_cbranch_vccnz BB0_1 // 000000000004: BF870041
8 s_cbranch_execz BB0_3
9 // GFX10: s_cbranch_execz BB0_3 ; encoding: [A,A,0x88,0xbf]
10 // GFX10-NEXT: ; fixup A - offset: 0, value: BB0_3, kind: fixup_si_sopp_br
11 // BIN: s_cbranch_execz BB0_3 // 00000000000C: BF880040
12 s_nop 0
13 s_nop 0
14 s_nop 0
15 s_nop 0
16 s_nop 0
17 s_nop 0
18 s_nop 0
19 s_nop 0
20 s_nop 0
21 s_nop 0
22 s_nop 0
23 s_nop 0
24 s_nop 0
25 s_nop 0
26 s_nop 0
27 s_nop 0
28 s_nop 0
29 s_nop 0
30 s_nop 0
31 s_nop 0
32 s_nop 0
33 s_nop 0
34 s_nop 0
35 s_nop 0
36 s_nop 0
37 s_nop 0
38 s_nop 0
39 s_nop 0
40 s_nop 0
41 s_nop 0
42 s_nop 0
43 s_nop 0
44 s_nop 0
45 s_nop 0
46 s_nop 0
47 s_nop 0
48 s_nop 0
49 s_nop 0
50 s_nop 0
51 s_nop 0
52 s_nop 0
53 s_nop 0
54 s_nop 0
55 s_nop 0
56 s_nop 0
57 s_nop 0
58 s_nop 0
59 s_nop 0
60 s_nop 0
61 s_nop 0
62 s_nop 0
63 s_nop 0
64 s_nop 0
65 s_nop 0
66 s_nop 0
67 s_nop 0
68 s_nop 0
69 s_nop 0
70 s_nop 0
71 s_nop 0
72 s_nop 0
73 s_nop 0
74 BB0_1:
75 s_nop 0
76 BB0_3:
77 s_nop 0
78 s_endpgm