[ARM] Better OR's for MVE compares
[llvm-core.git] / test / MC / Disassembler / RISCV / invalid-instruction.txt
blob79e73e243d18bbfec6e429310d64e7bc085e949d
1 # RUN: not llvm-mc -disassemble -triple=riscv32 -mattr=+c < %s 2>&1 | FileCheck %s
2 # RUN: not llvm-mc -disassemble -triple=riscv64 -mattr=+c < %s 2>&1 | FileCheck %s
4 # Test generated by a LLVM MC Disassembler Protocol Buffer Fuzzer
5 # for the RISC-V assembly language.
7 # This should not decode as c.addi16sp with 0 imm when compression is enabled.
8 [0x01 0x61]
9 # CHECK: warning: invalid instruction encoding