[ARM] Better OR's for MVE compares
[llvm-core.git] / test / TableGen / defmclass.td
blob80f03b319426e42e8f0db62ce7e48c62d9bb09ec
1 // RUN: llvm-tblgen %s | FileCheck %s
2 // XFAIL: vg_leak
4 class XD { bits<4> Prefix = 11; }
5 // CHECK: Prefix = { 1, 1, 0, 0 };
6 class XS { bits<4> Prefix = 12; }
7 class VEX { bit hasVEX_4VPrefix = 1; }
9 def xd : XD;
11 class BaseI {
12   bits<4> Prefix = 0;
13   bit hasVEX_4VPrefix = 0;
16 class I<bits<4> op> : BaseI {
17   bits<4> opcode = op;
18   int val = !if(!eq(Prefix, xd.Prefix), 7, 21);
19   int check = !if(hasVEX_4VPrefix, 0, 10);
22 multiclass R {
23   def rr : I<4>;
26 multiclass M {
27   def rm : I<2>;
30 multiclass Y {
31   defm SS : R, M, XD;
32 // CHECK: Prefix = { 1, 1, 0, 0 };
33 // CHECK: Prefix = { 1, 1, 0, 0 };
34   defm SD : R, M, XS;
37 // CHECK: int check = 0;
38 defm Instr : Y, VEX;
41 // Anonymous defm.
43 multiclass SomeAnonymous<int x> {
44   def rm;
45   def mr;
48 // These multiclasses shouldn't conflict.
49 defm : SomeAnonymous<1>;
50 defm : SomeAnonymous<2>;