[ARM] Better OR's for MVE compares
[llvm-core.git] / test / Transforms / InstCombine / mul-masked-bits.ll
blobfcff725cdf6f14ed85fbcfe69c8f8f6c4f585dee
1 ; NOTE: Assertions have been autogenerated by update_test_checks.py
2 ; RUN: opt < %s -instcombine -S | FileCheck %s
4 define i32 @foo(i32 %x, i32 %y) {
5 ; CHECK-LABEL: @foo(
6 ; CHECK-NEXT:    [[A:%.*]] = and i32 %x, 7
7 ; CHECK-NEXT:    [[B:%.*]] = and i32 %y, 7
8 ; CHECK-NEXT:    [[C:%.*]] = mul nuw nsw i32 [[A]], [[B]]
9 ; CHECK-NEXT:    [[D:%.*]] = shl nuw i32 [[C]], 26
10 ; CHECK-NEXT:    [[E:%.*]] = ashr exact i32 [[D]], 26
11 ; CHECK-NEXT:    ret i32 [[E]]
13   %a = and i32 %x, 7
14   %b = and i32 %y, 7
15   %c = mul i32 %a, %b
16   %d = shl i32 %c, 26
17   %e = ashr i32 %d, 26
18   ret i32 %e