test/CodeGen/Thumb2/thumb2-teq2.ll

   1 ; RUN: llc -mtriple=thumb-eabi -mcpu=arm1156t2-s -mattr=+thumb2 %s -o - | FileCheck %s
   2
   3 ; These tests would be improved by 'movs r0, #0' being rematerialized below the
   4 ; tst as 'mov.w r0, #0'.
   5
   6 define i32 @f2(i32 %a, i32 %b) {
   7 ; CHECK: f2
   8 ; CHECK: eors {{.*}}, r1
   9     %tmp = xor i32 %a, %b
  10     %tmp1 = icmp eq i32 %tmp, 0
  11     %ret = select i1 %tmp1, i32 42, i32 24
  12     ret i32 %ret
  13 }
  14
  15 define i32 @f4(i32 %a, i32 %b) {
  16 ; CHECK: f4
  17 ; CHECK: eors  {{.*}}, r1
  18     %tmp = xor i32 %a, %b
  19     %tmp1 = icmp eq i32 0, %tmp
  20     %ret = select i1 %tmp1, i32 42, i32 24
  21     ret i32 %ret
  22 }
  23
  24 define i32 @f6(i32 %a, i32 %b) {
  25 ; CHECK: f6
  26 ; CHECK: teq.w  {{.*}}, r1, lsl #5
  27     %tmp = shl i32 %b, 5
  28     %tmp1 = xor i32 %a, %tmp
  29     %tmp2 = icmp eq i32 %tmp1, 0
  30     %ret = select i1 %tmp2, i32 42, i32 24
  31     ret i32 %ret
  32 }
  33
  34 define i32 @f7(i32 %a, i32 %b) {
  35 ; CHECK: f7
  36 ; CHECK: teq.w  {{.*}}, r1, lsr #6
  37     %tmp = lshr i32 %b, 6
  38     %tmp1 = xor i32 %a, %tmp
  39     %tmp2 = icmp eq i32 %tmp1, 0
  40     %ret = select i1 %tmp2, i32 42, i32 24
  41     ret i32 %ret
  42 }
  43
  44 define i32 @f8(i32 %a, i32 %b) {
  45 ; CHECK: f8
  46 ; CHECK: teq.w  {{.*}}, r1, asr #7
  47     %tmp = ashr i32 %b, 7
  48     %tmp1 = xor i32 %a, %tmp
  49     %tmp2 = icmp eq i32 %tmp1, 0
  50     %ret = select i1 %tmp2, i32 42, i32 24
  51     ret i32 %ret
  52 }
  53
  54 define i32 @f9(i32 %a, i32 %b) {
  55 ; CHECK: f9
  56 ; CHECK: teq.w  {{.*}}, {{.*}}, ror #8
  57     %l8 = shl i32 %a, 24
  58     %r8 = lshr i32 %a, 8
  59     %tmp = or i32 %l8, %r8
  60     %tmp1 = xor i32 %a, %tmp
  61     %tmp2 = icmp eq i32 %tmp1, 0
  62     %ret = select i1 %tmp2, i32 42, i32 24
  63     ret i32 %ret
  64 }