lib/Target/X86/X86ScheduleAtom.td

   1 //===- X86ScheduleAtom.td - X86 Atom Scheduling Definitions -*- tablegen -*-==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the schedule class data for the Intel Atom
  11 // in order (Saltwell-32nm/Bonnell-45nm) processors.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //
  16 // Scheduling information derived from the "Intel 64 and IA32 Architectures
  17 // Optimization Reference Manual", Chapter 13, Section 4.
  18
  19 // Atom machine model.
  20 def AtomModel : SchedMachineModel {
  21   let IssueWidth = 2;  // Allows 2 instructions per scheduling group.
  22   let MicroOpBufferSize = 0; // In-order execution, always hide latency.
  23   let LoadLatency = 3; // Expected cycles, may be overriden.
  24   let HighLatency = 30;// Expected, may be overriden.
  25
  26   // On the Atom, the throughput for taken branches is 2 cycles. For small
  27   // simple loops, expand by a small factor to hide the backedge cost.
  28   let LoopMicroOpBufferSize = 10;
  29   let PostRAScheduler = 1;
  30   let CompleteModel = 0;
  31 }
  32
  33 let SchedModel = AtomModel in {
  34
  35 // Functional Units
  36 def AtomPort0 : ProcResource<1>; // ALU: ALU0, shift/rotate, load/store
  37                                  // SIMD/FP: SIMD ALU, Shuffle,SIMD/FP multiply, divide
  38 def AtomPort1 : ProcResource<1>; // ALU: ALU1, bit processing, jump, and LEA
  39                                  // SIMD/FP: SIMD ALU, FP Adder
  40
  41 def AtomPort01 : ProcResGroup<[AtomPort0, AtomPort1]>;
  42
  43 // Loads are 3 cycles, so ReadAfterLd registers needn't be available until 3
  44 // cycles after the memory operand.
  45 def : ReadAdvance<ReadAfterLd, 3>;
  46
  47 // Many SchedWrites are defined in pairs with and without a folded load.
  48 // Instructions with folded loads are usually micro-fused, so they only appear
  49 // as two micro-ops when dispatched by the schedulers.
  50 // This multiclass defines the resource usage for variants with and without
  51 // folded loads.
  52 multiclass AtomWriteResPair<X86FoldableSchedWrite SchedRW,
  53                             list<ProcResourceKind> RRPorts,
  54                             list<ProcResourceKind> RMPorts,
  55                             int RRLat = 1, int RMLat = 1,
  56                             list<int> RRRes = [1],
  57                             list<int> RMRes = [1]> {
  58   // Register variant is using a single cycle on ExePort.
  59   def : WriteRes<SchedRW, RRPorts> {
  60     let Latency = RRLat;
  61     let ResourceCycles = RRRes;
  62   }
  63
  64   // Memory variant also uses a cycle on JLAGU and adds 3 cycles to the
  65   // latency.
  66   def : WriteRes<SchedRW.Folded, RMPorts> {
  67     let Latency = RMLat;
  68     let ResourceCycles = RMRes;
  69   }
  70 }
  71
  72 // A folded store needs a cycle on Port0 for the store data.
  73 def : WriteRes<WriteRMW, [AtomPort0]>;
  74
  75 ////////////////////////////////////////////////////////////////////////////////
  76 // Arithmetic.
  77 ////////////////////////////////////////////////////////////////////////////////
  78
  79 defm : AtomWriteResPair<WriteALU,    [AtomPort01], [AtomPort0]>;
  80 defm : AtomWriteResPair<WriteADC,    [AtomPort01], [AtomPort0]>;
  81 defm : AtomWriteResPair<WriteIMul,   [AtomPort01], [AtomPort01],  7,  7,  [7],  [7]>;
  82 defm : AtomWriteResPair<WriteIMul64, [AtomPort01], [AtomPort01], 12, 12, [12], [12]>;
  83
  84 defm : X86WriteRes<WriteXCHG,        [AtomPort01], 2, [2], 1>;
  85 defm : X86WriteRes<WriteBSWAP32,     [AtomPort0], 1, [1], 1>;
  86 defm : X86WriteRes<WriteBSWAP64,     [AtomPort0], 1, [1], 1>;
  87 defm : AtomWriteResPair<WriteCMPXCHG, [AtomPort01], [AtomPort01], 15, 15, [15]>;
  88 defm : X86WriteRes<WriteCMPXCHGRMW,   [AtomPort01, AtomPort0], 1, [1, 1], 1>;
  89
  90 defm : AtomWriteResPair<WriteDiv8,   [AtomPort01], [AtomPort01], 50, 68, [50], [68]>;
  91 defm : AtomWriteResPair<WriteDiv16,  [AtomPort01], [AtomPort01], 50, 50, [50], [50]>;
  92 defm : AtomWriteResPair<WriteDiv32,  [AtomPort01], [AtomPort01], 50, 50, [50], [50]>;
  93 defm : AtomWriteResPair<WriteDiv64,  [AtomPort01], [AtomPort01],130,130,[130],[130]>;
  94 defm : AtomWriteResPair<WriteIDiv8,  [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
  95 defm : AtomWriteResPair<WriteIDiv16, [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
  96 defm : AtomWriteResPair<WriteIDiv32, [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
  97 defm : AtomWriteResPair<WriteIDiv64, [AtomPort01], [AtomPort01],130,130,[130],[130]>;
  98
  99 defm : X86WriteResPairUnsupported<WriteCRC32>;
 100
 101 defm : AtomWriteResPair<WriteCMOV,  [AtomPort01], [AtomPort0]>;
 102 defm : AtomWriteResPair<WriteCMOV2, [AtomPort01], [AtomPort0]>;
 103 defm : X86WriteRes<WriteFCMOV, [AtomPort01], 9, [9], 1>; // x87 conditional move.
 104
 105 def  : WriteRes<WriteSETCC, [AtomPort01]>;
 106 def  : WriteRes<WriteSETCCStore, [AtomPort01]> {
 107   let Latency = 2;
 108   let ResourceCycles = [2];
 109 }
 110 def  : WriteRes<WriteLAHFSAHF, [AtomPort01]> {
 111   let Latency = 2;
 112   let ResourceCycles = [2];
 113 }
 114 def : WriteRes<WriteBitTest,[AtomPort01]>;
 115
 116 defm : X86WriteResUnsupported<WriteIMulH>;
 117
 118 // This is for simple LEAs with one or two input operands.
 119 def : WriteRes<WriteLEA, [AtomPort1]>;
 120
 121 def AtomWriteIMul16Ld : SchedWriteRes<[AtomPort01]> {
 122   let Latency = 8;
 123   let ResourceCycles = [8];
 124 }
 125 def : InstRW<[AtomWriteIMul16Ld], (instrs MUL16m, IMUL16m)>;
 126
 127 def AtomWriteIMul32 : SchedWriteRes<[AtomPort01]> {
 128   let Latency = 6;
 129   let ResourceCycles = [6];
 130 }
 131 def : InstRW<[AtomWriteIMul32], (instrs MUL32r, IMUL32r)>;
 132
 133 def AtomWriteIMul64I : SchedWriteRes<[AtomPort01]> {
 134   let Latency = 14;
 135   let ResourceCycles = [14];
 136 }
 137 def : InstRW<[AtomWriteIMul64I], (instrs IMUL64rri8, IMUL64rri32,
 138                                          IMUL64rmi8, IMUL64rmi32)>;
 139
 140 // Bit counts.
 141 defm : AtomWriteResPair<WriteBSF, [AtomPort01], [AtomPort01], 16, 16, [16], [16]>;
 142 defm : AtomWriteResPair<WriteBSR, [AtomPort01], [AtomPort01], 16, 16, [16], [16]>;
 143 defm : X86WriteResPairUnsupported<WritePOPCNT>;
 144 defm : X86WriteResPairUnsupported<WriteLZCNT>;
 145 defm : X86WriteResPairUnsupported<WriteTZCNT>;
 146
 147 // BMI1 BEXTR/BLS, BMI2 BZHI
 148 defm : X86WriteResPairUnsupported<WriteBEXTR>;
 149 defm : X86WriteResPairUnsupported<WriteBLS>;
 150 defm : X86WriteResPairUnsupported<WriteBZHI>;
 151
 152 ////////////////////////////////////////////////////////////////////////////////
 153 // Integer shifts and rotates.
 154 ////////////////////////////////////////////////////////////////////////////////
 155
 156 defm : AtomWriteResPair<WriteShift, [AtomPort0], [AtomPort0]>;
 157
 158 defm : X86WriteRes<WriteSHDrri, [AtomPort01], 2, [2], 1>;
 159 defm : X86WriteRes<WriteSHDrrcl,[AtomPort01], 2, [2], 1>;
 160 defm : X86WriteRes<WriteSHDmri, [AtomPort01], 4, [4], 1>;
 161 defm : X86WriteRes<WriteSHDmrcl,[AtomPort01], 4, [4], 1>;
 162
 163 ////////////////////////////////////////////////////////////////////////////////
 164 // Loads, stores, and moves, not folded with other operations.
 165 ////////////////////////////////////////////////////////////////////////////////
 166
 167 def : WriteRes<WriteLoad,    [AtomPort0]>;
 168 def : WriteRes<WriteStore,   [AtomPort0]>;
 169 def : WriteRes<WriteStoreNT, [AtomPort0]>;
 170 def : WriteRes<WriteMove,    [AtomPort01]>;
 171
 172 // Treat misc copies as a move.
 173 def : InstRW<[WriteMove], (instrs COPY)>;
 174
 175 ////////////////////////////////////////////////////////////////////////////////
 176 // Idioms that clear a register, like xorps %xmm0, %xmm0.
 177 // These can often bypass execution ports completely.
 178 ////////////////////////////////////////////////////////////////////////////////
 179
 180 def : WriteRes<WriteZero,  []>;
 181
 182 ////////////////////////////////////////////////////////////////////////////////
 183 // Branches don't produce values, so they have no latency, but they still
 184 // consume resources. Indirect branches can fold loads.
 185 ////////////////////////////////////////////////////////////////////////////////
 186
 187 defm : AtomWriteResPair<WriteJump, [AtomPort1], [AtomPort1]>;
 188
 189 ////////////////////////////////////////////////////////////////////////////////
 190 // Special case scheduling classes.
 191 ////////////////////////////////////////////////////////////////////////////////
 192
 193 def : WriteRes<WriteSystem,     [AtomPort01]> { let Latency = 100; }
 194 def : WriteRes<WriteMicrocoded, [AtomPort01]> { let Latency = 100; }
 195 def : WriteRes<WriteFence,      [AtomPort0]>;
 196
 197 // Nops don't have dependencies, so there's no actual latency, but we set this
 198 // to '1' to tell the scheduler that the nop uses an ALU slot for a cycle.
 199 def : WriteRes<WriteNop, [AtomPort01]>;
 200
 201 ////////////////////////////////////////////////////////////////////////////////
 202 // Floating point. This covers both scalar and vector operations.
 203 ////////////////////////////////////////////////////////////////////////////////
 204
 205 defm : X86WriteRes<WriteFLD0,       [AtomPort01], 1, [1], 1>;
 206 defm : X86WriteRes<WriteFLD1,       [AtomPort01], 6, [6], 1>;
 207 def  : WriteRes<WriteFLoad,         [AtomPort0]>;
 208 def  : WriteRes<WriteFLoadX,        [AtomPort0]>;
 209 defm : X86WriteResUnsupported<WriteFLoadY>;
 210 defm : X86WriteResUnsupported<WriteFMaskedLoad>;
 211 defm : X86WriteResUnsupported<WriteFMaskedLoadY>;
 212
 213 def  : WriteRes<WriteFStore,        [AtomPort0]>;
 214 def  : WriteRes<WriteFStoreX,       [AtomPort0]>;
 215 defm : X86WriteResUnsupported<WriteFStoreY>;
 216 def  : WriteRes<WriteFStoreNT,      [AtomPort0]>;
 217 def  : WriteRes<WriteFStoreNTX,     [AtomPort0]>;
 218 defm : X86WriteResUnsupported<WriteFStoreNTY>;
 219 defm : X86WriteResUnsupported<WriteFMaskedStore>;
 220 defm : X86WriteResUnsupported<WriteFMaskedStoreY>;
 221
 222 def  : WriteRes<WriteFMove,         [AtomPort01]>;
 223 def  : WriteRes<WriteFMoveX,        [AtomPort01]>;
 224 defm : X86WriteResUnsupported<WriteFMoveY>;
 225
 226 defm : X86WriteRes<WriteEMMS,       [AtomPort01], 5, [5], 1>;
 227
 228 defm : AtomWriteResPair<WriteFAdd,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 229 defm : AtomWriteResPair<WriteFAddX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 230 defm : X86WriteResPairUnsupported<WriteFAddY>;
 231 defm : X86WriteResPairUnsupported<WriteFAddZ>;
 232 defm : AtomWriteResPair<WriteFAdd64,         [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 233 defm : AtomWriteResPair<WriteFAdd64X,       [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
 234 defm : X86WriteResPairUnsupported<WriteFAdd64Y>;
 235 defm : X86WriteResPairUnsupported<WriteFAdd64Z>;
 236 defm : AtomWriteResPair<WriteFCmp,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 237 defm : AtomWriteResPair<WriteFCmpX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 238 defm : X86WriteResPairUnsupported<WriteFCmpY>;
 239 defm : X86WriteResPairUnsupported<WriteFCmpZ>;
 240 defm : AtomWriteResPair<WriteFCmp64,         [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 241 defm : AtomWriteResPair<WriteFCmp64X,       [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
 242 defm : X86WriteResPairUnsupported<WriteFCmp64Y>;
 243 defm : X86WriteResPairUnsupported<WriteFCmp64Z>;
 244 defm : AtomWriteResPair<WriteFCom,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 245 defm : AtomWriteResPair<WriteFMul,           [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 246 defm : AtomWriteResPair<WriteFMulX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 247 defm : X86WriteResPairUnsupported<WriteFMulY>;
 248 defm : X86WriteResPairUnsupported<WriteFMulZ>;
 249 defm : AtomWriteResPair<WriteFMul64,         [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 250 defm : AtomWriteResPair<WriteFMul64X,       [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 251 defm : X86WriteResPairUnsupported<WriteFMul64Y>;
 252 defm : X86WriteResPairUnsupported<WriteFMul64Z>;
 253 defm : AtomWriteResPair<WriteFRcp,           [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 254 defm : AtomWriteResPair<WriteFRcpX,         [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 255 defm : X86WriteResPairUnsupported<WriteFRcpY>;
 256 defm : X86WriteResPairUnsupported<WriteFRcpZ>;
 257 defm : AtomWriteResPair<WriteFRsqrt,         [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 258 defm : AtomWriteResPair<WriteFRsqrtX,       [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 259 defm : X86WriteResPairUnsupported<WriteFRsqrtY>;
 260 defm : X86WriteResPairUnsupported<WriteFRsqrtZ>;
 261 defm : AtomWriteResPair<WriteFDiv,          [AtomPort01], [AtomPort01], 34, 34, [34], [34]>;
 262 defm : AtomWriteResPair<WriteFDivX,         [AtomPort01], [AtomPort01], 70, 70, [70], [70]>;
 263 defm : X86WriteResPairUnsupported<WriteFDivY>;
 264 defm : X86WriteResPairUnsupported<WriteFDivZ>;
 265 defm : AtomWriteResPair<WriteFDiv64,        [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 266 defm : AtomWriteResPair<WriteFDiv64X,       [AtomPort01], [AtomPort01],125,125,[125],[125]>;
 267 defm : X86WriteResPairUnsupported<WriteFDiv64Y>;
 268 defm : X86WriteResPairUnsupported<WriteFDiv64Z>;
 269 defm : AtomWriteResPair<WriteFSqrt,         [AtomPort01], [AtomPort01], 34, 34, [34], [34]>;
 270 defm : AtomWriteResPair<WriteFSqrtX,        [AtomPort01], [AtomPort01], 70, 70, [70], [70]>;
 271 defm : X86WriteResPairUnsupported<WriteFSqrtY>;
 272 defm : X86WriteResPairUnsupported<WriteFSqrtZ>;
 273 defm : AtomWriteResPair<WriteFSqrt64,       [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 274 defm : AtomWriteResPair<WriteFSqrt64X,      [AtomPort01], [AtomPort01],125,125,[125],[125]>;
 275 defm : X86WriteResPairUnsupported<WriteFSqrt64Y>;
 276 defm : X86WriteResPairUnsupported<WriteFSqrt64Z>;
 277 defm : AtomWriteResPair<WriteFSqrt80,       [AtomPort01], [AtomPort01], 71, 71, [71], [71]>;
 278 defm : AtomWriteResPair<WriteFSign,          [AtomPort1],  [AtomPort1]>;
 279 defm : AtomWriteResPair<WriteFRnd,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 280 defm : X86WriteResPairUnsupported<WriteFRndY>;
 281 defm : X86WriteResPairUnsupported<WriteFRndZ>;
 282 defm : AtomWriteResPair<WriteFLogic,        [AtomPort01],  [AtomPort0]>;
 283 defm : X86WriteResPairUnsupported<WriteFLogicY>;
 284 defm : X86WriteResPairUnsupported<WriteFLogicZ>;
 285 defm : AtomWriteResPair<WriteFTest,         [AtomPort01],  [AtomPort0]>;
 286 defm : X86WriteResPairUnsupported<WriteFTestY>;
 287 defm : X86WriteResPairUnsupported<WriteFTestZ>;
 288 defm : AtomWriteResPair<WriteFShuffle,       [AtomPort0],  [AtomPort0]>;
 289 defm : X86WriteResPairUnsupported<WriteFShuffleY>;
 290 defm : X86WriteResPairUnsupported<WriteFShuffleZ>;
 291 defm : X86WriteResPairUnsupported<WriteFVarShuffle>;
 292 defm : X86WriteResPairUnsupported<WriteFVarShuffleY>;
 293 defm : X86WriteResPairUnsupported<WriteFVarShuffleZ>;
 294 defm : X86WriteResPairUnsupported<WriteFMA>;
 295 defm : X86WriteResPairUnsupported<WriteFMAX>;
 296 defm : X86WriteResPairUnsupported<WriteFMAY>;
 297 defm : X86WriteResPairUnsupported<WriteFMAZ>;
 298 defm : X86WriteResPairUnsupported<WriteDPPD>;
 299 defm : X86WriteResPairUnsupported<WriteDPPS>;
 300 defm : X86WriteResPairUnsupported<WriteDPPSY>;
 301 defm : X86WriteResPairUnsupported<WriteDPPSZ>;
 302 defm : X86WriteResPairUnsupported<WriteFBlend>;
 303 defm : X86WriteResPairUnsupported<WriteFBlendY>;
 304 defm : X86WriteResPairUnsupported<WriteFBlendZ>;
 305 defm : X86WriteResPairUnsupported<WriteFVarBlend>;
 306 defm : X86WriteResPairUnsupported<WriteFVarBlendY>;
 307 defm : X86WriteResPairUnsupported<WriteFVarBlendZ>;
 308 defm : X86WriteResPairUnsupported<WriteFShuffle256>;
 309 defm : X86WriteResPairUnsupported<WriteFVarShuffle256>;
 310
 311 ////////////////////////////////////////////////////////////////////////////////
 312 // Conversions.
 313 ////////////////////////////////////////////////////////////////////////////////
 314
 315 defm : AtomWriteResPair<WriteCvtSS2I,   [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 316 defm : AtomWriteResPair<WriteCvtPS2I,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 317 defm : X86WriteResPairUnsupported<WriteCvtPS2IY>;
 318 defm : X86WriteResPairUnsupported<WriteCvtPS2IZ>;
 319 defm : AtomWriteResPair<WriteCvtSD2I,   [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 320 defm : AtomWriteResPair<WriteCvtPD2I,   [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 321 defm : X86WriteResPairUnsupported<WriteCvtPD2IY>;
 322 defm : X86WriteResPairUnsupported<WriteCvtPD2IZ>;
 323
 324 defm : AtomWriteResPair<WriteCvtI2SS,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 325 defm : AtomWriteResPair<WriteCvtI2PS,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 326 defm : X86WriteResPairUnsupported<WriteCvtI2PSY>;
 327 defm : X86WriteResPairUnsupported<WriteCvtI2PSZ>;
 328 defm : AtomWriteResPair<WriteCvtI2SD,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 329 defm : AtomWriteResPair<WriteCvtI2PD,   [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 330 defm : X86WriteResPairUnsupported<WriteCvtI2PDY>;
 331 defm : X86WriteResPairUnsupported<WriteCvtI2PDZ>;
 332
 333 defm : AtomWriteResPair<WriteCvtSS2SD,  [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 334 defm : AtomWriteResPair<WriteCvtPS2PD,  [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 335 defm : X86WriteResPairUnsupported<WriteCvtPS2PDY>;
 336 defm : X86WriteResPairUnsupported<WriteCvtPS2PDZ>;
 337 defm : AtomWriteResPair<WriteCvtSD2SS,  [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 338 defm : AtomWriteResPair<WriteCvtPD2PS,  [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 339 defm : X86WriteResPairUnsupported<WriteCvtPD2PSY>;
 340 defm : X86WriteResPairUnsupported<WriteCvtPD2PSZ>;
 341
 342 defm : X86WriteResPairUnsupported<WriteCvtPH2PS>;
 343 defm : X86WriteResPairUnsupported<WriteCvtPH2PSY>;
 344 defm : X86WriteResPairUnsupported<WriteCvtPH2PSZ>;
 345 defm : X86WriteResUnsupported<WriteCvtPS2PH>;
 346 defm : X86WriteResUnsupported<WriteCvtPS2PHSt>;
 347 defm : X86WriteResUnsupported<WriteCvtPS2PHY>;
 348 defm : X86WriteResUnsupported<WriteCvtPS2PHZ>;
 349 defm : X86WriteResUnsupported<WriteCvtPS2PHYSt>;
 350 defm : X86WriteResUnsupported<WriteCvtPS2PHZSt>;
 351
 352 ////////////////////////////////////////////////////////////////////////////////
 353 // Vector integer operations.
 354 ////////////////////////////////////////////////////////////////////////////////
 355
 356 def  : WriteRes<WriteVecLoad,         [AtomPort0]>;
 357 def  : WriteRes<WriteVecLoadX,        [AtomPort0]>;
 358 defm : X86WriteResUnsupported<WriteVecLoadY>;
 359 def  : WriteRes<WriteVecLoadNT,       [AtomPort0]>;
 360 defm : X86WriteResUnsupported<WriteVecLoadNTY>;
 361 defm : X86WriteResUnsupported<WriteVecMaskedLoad>;
 362 defm : X86WriteResUnsupported<WriteVecMaskedLoadY>;
 363
 364 def  : WriteRes<WriteVecStore,        [AtomPort0]>;
 365 def  : WriteRes<WriteVecStoreX,       [AtomPort0]>;
 366 defm : X86WriteResUnsupported<WriteVecStoreY>;
 367 def  : WriteRes<WriteVecStoreNT,      [AtomPort0]>;
 368 defm : X86WriteResUnsupported<WriteVecStoreNTY>;
 369 def  : WriteRes<WriteVecMaskedStore,  [AtomPort0]>;
 370 defm : X86WriteResUnsupported<WriteVecMaskedStoreY>;
 371
 372 def  : WriteRes<WriteVecMove,          [AtomPort0]>;
 373 def  : WriteRes<WriteVecMoveX,        [AtomPort01]>;
 374 defm : X86WriteResUnsupported<WriteVecMoveY>;
 375 defm : X86WriteRes<WriteVecMoveToGpr,   [AtomPort0], 3, [3], 1>;
 376 defm : X86WriteRes<WriteVecMoveFromGpr, [AtomPort0], 1, [1], 1>;
 377
 378 defm : AtomWriteResPair<WriteVecALU,       [AtomPort01],  [AtomPort0], 1, 1>;
 379 defm : AtomWriteResPair<WriteVecALUX,      [AtomPort01],  [AtomPort0], 1, 1>;
 380 defm : X86WriteResPairUnsupported<WriteVecALUY>;
 381 defm : X86WriteResPairUnsupported<WriteVecALUZ>;
 382 defm : AtomWriteResPair<WriteVecLogic,     [AtomPort01],  [AtomPort0], 1, 1>;
 383 defm : AtomWriteResPair<WriteVecLogicX,    [AtomPort01],  [AtomPort0], 1, 1>;
 384 defm : X86WriteResPairUnsupported<WriteVecLogicY>;
 385 defm : X86WriteResPairUnsupported<WriteVecLogicZ>;
 386 defm : AtomWriteResPair<WriteVecTest,      [AtomPort01],  [AtomPort0], 1, 1>;
 387 defm : X86WriteResPairUnsupported<WriteVecTestY>;
 388 defm : X86WriteResPairUnsupported<WriteVecTestZ>;
 389 defm : AtomWriteResPair<WriteVecShift,     [AtomPort01], [AtomPort01], 2, 3, [2], [3]>;
 390 defm : AtomWriteResPair<WriteVecShiftX,    [AtomPort01], [AtomPort01], 2, 3, [2], [3]>;
 391 defm : X86WriteResPairUnsupported<WriteVecShiftY>;
 392 defm : X86WriteResPairUnsupported<WriteVecShiftZ>;
 393 defm : AtomWriteResPair<WriteVecShiftImm,  [AtomPort01], [AtomPort01], 1, 1, [1], [1]>;
 394 defm : AtomWriteResPair<WriteVecShiftImmX, [AtomPort01], [AtomPort01], 1, 1, [1], [1]>;
 395 defm : X86WriteResPairUnsupported<WriteVecShiftImmY>;
 396 defm : X86WriteResPairUnsupported<WriteVecShiftImmZ>;
 397 defm : AtomWriteResPair<WriteVecIMul,       [AtomPort0],  [AtomPort0], 4, 4, [4], [4]>;
 398 defm : AtomWriteResPair<WriteVecIMulX,      [AtomPort0],  [AtomPort0], 5, 5, [5], [5]>;
 399 defm : X86WriteResPairUnsupported<WriteVecIMulY>;
 400 defm : X86WriteResPairUnsupported<WriteVecIMulZ>;
 401 defm : X86WriteResPairUnsupported<WritePMULLD>;
 402 defm : X86WriteResPairUnsupported<WritePMULLDY>;
 403 defm : X86WriteResPairUnsupported<WritePMULLDZ>;
 404 defm : X86WriteResPairUnsupported<WritePHMINPOS>;
 405 defm : X86WriteResPairUnsupported<WriteMPSAD>;
 406 defm : X86WriteResPairUnsupported<WriteMPSADY>;
 407 defm : X86WriteResPairUnsupported<WriteMPSADZ>;
 408 defm : AtomWriteResPair<WritePSADBW,       [AtomPort01], [AtomPort01], 4, 4, [4], [4]>;
 409 defm : AtomWriteResPair<WritePSADBWX,       [AtomPort0],  [AtomPort0], 5, 5, [5], [5]>;
 410 defm : X86WriteResPairUnsupported<WritePSADBWY>;
 411 defm : X86WriteResPairUnsupported<WritePSADBWZ>;
 412 defm : AtomWriteResPair<WriteShuffle,       [AtomPort0],  [AtomPort0], 1, 1>;
 413 defm : AtomWriteResPair<WriteShuffleX,      [AtomPort0],  [AtomPort0], 1, 1>;
 414 defm : X86WriteResPairUnsupported<WriteShuffleY>;
 415 defm : X86WriteResPairUnsupported<WriteShuffleZ>;
 416 defm : AtomWriteResPair<WriteVarShuffle,    [AtomPort0],  [AtomPort0], 1, 1>;
 417 defm : AtomWriteResPair<WriteVarShuffleX,  [AtomPort01], [AtomPort01], 4, 5, [4], [5]>;
 418 defm : X86WriteResPairUnsupported<WriteVarShuffleY>;
 419 defm : X86WriteResPairUnsupported<WriteVarShuffleZ>;
 420 defm : X86WriteResPairUnsupported<WriteBlend>;
 421 defm : X86WriteResPairUnsupported<WriteBlendY>;
 422 defm : X86WriteResPairUnsupported<WriteBlendZ>;
 423 defm : X86WriteResPairUnsupported<WriteVarBlend>;
 424 defm : X86WriteResPairUnsupported<WriteVarBlendY>;
 425 defm : X86WriteResPairUnsupported<WriteVarBlendZ>;
 426 defm : X86WriteResPairUnsupported<WriteShuffle256>;
 427 defm : X86WriteResPairUnsupported<WriteVarShuffle256>;
 428 defm : X86WriteResPairUnsupported<WriteVarVecShift>;
 429 defm : X86WriteResPairUnsupported<WriteVarVecShiftY>;
 430 defm : X86WriteResPairUnsupported<WriteVarVecShiftZ>;
 431
 432 ////////////////////////////////////////////////////////////////////////////////
 433 // Vector insert/extract operations.
 434 ////////////////////////////////////////////////////////////////////////////////
 435
 436 defm : AtomWriteResPair<WriteVecInsert,     [AtomPort0],  [AtomPort0], 1, 1>;
 437 def  : WriteRes<WriteVecExtract,   [AtomPort0]>;
 438 def  : WriteRes<WriteVecExtractSt, [AtomPort0]>;
 439
 440 ////////////////////////////////////////////////////////////////////////////////
 441 // SSE42 String instructions.
 442 ////////////////////////////////////////////////////////////////////////////////
 443
 444 defm : X86WriteResPairUnsupported<WritePCmpIStrI>;
 445 defm : X86WriteResPairUnsupported<WritePCmpIStrM>;
 446 defm : X86WriteResPairUnsupported<WritePCmpEStrI>;
 447 defm : X86WriteResPairUnsupported<WritePCmpEStrM>;
 448
 449 ////////////////////////////////////////////////////////////////////////////////
 450 // MOVMSK Instructions.
 451 ////////////////////////////////////////////////////////////////////////////////
 452
 453 def  : WriteRes<WriteFMOVMSK,    [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 454 def  : WriteRes<WriteVecMOVMSK,  [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 455 defm : X86WriteResUnsupported<WriteVecMOVMSKY>;
 456 def  : WriteRes<WriteMMXMOVMSK,  [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 457
 458 ////////////////////////////////////////////////////////////////////////////////
 459 // AES instructions.
 460 ////////////////////////////////////////////////////////////////////////////////
 461
 462 defm : X86WriteResPairUnsupported<WriteAESIMC>;
 463 defm : X86WriteResPairUnsupported<WriteAESKeyGen>;
 464 defm : X86WriteResPairUnsupported<WriteAESDecEnc>;
 465
 466 ////////////////////////////////////////////////////////////////////////////////
 467 // Horizontal add/sub  instructions.
 468 ////////////////////////////////////////////////////////////////////////////////
 469
 470 defm : AtomWriteResPair<WriteFHAdd,  [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 471 defm : AtomWriteResPair<WriteFHAddY, [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 472 defm : AtomWriteResPair<WritePHAdd,  [AtomPort01], [AtomPort01], 3, 4, [3], [4]>;
 473 defm : AtomWriteResPair<WritePHAddX, [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 474 defm : AtomWriteResPair<WritePHAddY, [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 475
 476 ////////////////////////////////////////////////////////////////////////////////
 477 // Carry-less multiplication instructions.
 478 ////////////////////////////////////////////////////////////////////////////////
 479
 480 defm : X86WriteResPairUnsupported<WriteCLMul>;
 481
 482 ////////////////////////////////////////////////////////////////////////////////
 483 // Load/store MXCSR.
 484 ////////////////////////////////////////////////////////////////////////////////
 485
 486 def : WriteRes<WriteLDMXCSR, [AtomPort01]> { let Latency = 5; let ResourceCycles = [5]; }
 487 def : WriteRes<WriteSTMXCSR, [AtomPort01]> { let Latency = 15; let ResourceCycles = [15]; }
 488
 489 ////////////////////////////////////////////////////////////////////////////////
 490 // Special Cases.
 491 ////////////////////////////////////////////////////////////////////////////////
 492
 493 // Port0
 494 def AtomWrite0_1 : SchedWriteRes<[AtomPort0]> {
 495   let Latency = 1;
 496   let ResourceCycles = [1];
 497 }
 498 def : InstRW<[AtomWrite0_1], (instrs FXAM, LD_Frr,
 499                                      MOVSX64rr32)>;
 500 def : SchedAlias<WriteALURMW, AtomWrite0_1>;
 501 def : SchedAlias<WriteADCRMW, AtomWrite0_1>;
 502 def : InstRW<[AtomWrite0_1], (instregex "(RCL|RCR|ROL|ROR|SAR|SHL|SHR)(8|16|32|64)m",
 503                                         "MOV(S|Z)X(32|64)rr(8|8_NOREX|16)")>;
 504
 505 def AtomWrite0_5 : SchedWriteRes<[AtomPort0]> {
 506   let Latency = 5;
 507   let ResourceCycles = [5];
 508 }
 509 def : InstRW<[AtomWrite0_5], (instregex "IMUL32(rm|rr)")>;
 510
 511 // Port1
 512 def AtomWrite1_1 : SchedWriteRes<[AtomPort1]> {
 513   let Latency = 1;
 514   let ResourceCycles = [1];
 515 }
 516 def : InstRW<[AtomWrite1_1], (instrs FCOMPP)>;
 517 def : InstRW<[AtomWrite1_1], (instregex "UCOM_F(P|PP)?r",
 518                                         "BT(C|R|S)?(16|32|64)(rr|ri8)")>;
 519
 520 def AtomWrite1_5 : SchedWriteRes<[AtomPort1]> {
 521   let Latency = 5;
 522   let ResourceCycles = [5];
 523 }
 524 def : InstRW<[AtomWrite1_5], (instrs MMX_CVTPI2PSirr, MMX_CVTPI2PSirm,
 525                                      MMX_CVTPS2PIirr, MMX_CVTTPS2PIirr)>;
 526
 527 // Port0 and Port1
 528 def AtomWrite0_1_1 : SchedWriteRes<[AtomPort0, AtomPort1]> {
 529   let Latency = 1;
 530   let ResourceCycles = [1, 1];
 531 }
 532 def : InstRW<[AtomWrite0_1_1], (instrs POP32r, POP64r,
 533                                        POP16rmr, POP32rmr, POP64rmr,
 534                                        PUSH16r, PUSH32r, PUSH64r,
 535                                        PUSHi16, PUSHi32,
 536                                        PUSH16rmr, PUSH32rmr, PUSH64rmr,
 537                                        PUSH16i8, PUSH32i8, PUSH64i8, PUSH64i32,
 538                                        XCH_F)>;
 539 def : InstRW<[AtomWrite0_1_1], (instregex "RETI(L|Q|W)$",
 540                                           "IRET(16|32|64)?")>;
 541
 542 def AtomWrite0_1_5 : SchedWriteRes<[AtomPort0, AtomPort1]> {
 543   let Latency = 5;
 544   let ResourceCycles = [5, 5];
 545 }
 546 def : InstRW<[AtomWrite0_1_5], (instrs MMX_CVTPS2PIirm, MMX_CVTTPS2PIirm)>;
 547 def : InstRW<[AtomWrite0_1_5], (instregex "ILD_F(16|32|64)")>;
 548
 549 // Port0 or Port1
 550 def AtomWrite01_1 : SchedWriteRes<[AtomPort01]> {
 551   let Latency = 1;
 552   let ResourceCycles = [1];
 553 }
 554 def : InstRW<[AtomWrite01_1], (instrs FDECSTP, FFREE, FFREEP, FINCSTP, WAIT,
 555                                       LFENCE,
 556                                       STOSB, STOSL, STOSQ, STOSW,
 557                                       MOVSSrr, MOVSSrr_REV,
 558                                       PSLLDQri, PSRLDQri)>;
 559 def : InstRW<[AtomWrite01_1], (instregex "MMX_PACK(SSDW|SSWB|USWB)irr",
 560                                          "MMX_PUNPCKH(BW|DQ|WD)irr")>;
 561
 562 def AtomWrite01_2 : SchedWriteRes<[AtomPort01]> {
 563   let Latency = 2;
 564   let ResourceCycles = [2];
 565 }
 566 def : InstRW<[AtomWrite01_2], (instrs LEAVE, LEAVE64, POP16r,
 567                                       PUSH16rmm, PUSH32rmm, PUSH64rmm,
 568                                       LODSB, LODSL, LODSQ, LODSW,
 569                                       SCASB, SCASL, SCASQ, SCASW)>;
 570 def : InstRW<[AtomWrite01_2], (instregex "BT(C|R|S)(16|32|64)mi8",
 571                                          "PUSH(CS|DS|ES|FS|GS|SS)(16|32|64)",
 572                                          "(ST|ISTT)_F(P)?(16|32|64)?(m|rr)",
 573                                          "MMX_P(ADD|SUB)Qirr",
 574                                          "MOV(S|Z)X16rr8",
 575                                          "MOV(UPS|UPD|DQU)mr",
 576                                          "MASKMOVDQU(64)?",
 577                                          "P(ADD|SUB)Qrr")>;
 578
 579 def AtomWrite01_3 : SchedWriteRes<[AtomPort01]> {
 580   let Latency = 3;
 581   let ResourceCycles = [3];
 582 }
 583 def : InstRW<[AtomWrite01_3], (instrs CLD, LDDQUrm,
 584                                       CMPSB, CMPSL, CMPSQ, CMPSW,
 585                                       MOVSB, MOVSL, MOVSQ, MOVSW,
 586                                       POP16rmm, POP32rmm, POP64rmm)>;
 587 def : InstRW<[AtomWrite01_3], (instregex "XADD(8|16|32|64)rm",
 588                                          "XCHG(8|16|32|64)rm",
 589                                          "PH(ADD|SUB)Drr",
 590                                          "MOV(S|Z)X16rm8",
 591                                          "MMX_P(ADD|SUB)Qirm",
 592                                          "MOV(UPS|UPD|DQU)rm",
 593                                          "P(ADD|SUB)Qrm")>;
 594
 595 def AtomWrite01_4 : SchedWriteRes<[AtomPort01]> {
 596   let Latency = 4;
 597   let ResourceCycles = [4];
 598 }
 599 def : InstRW<[AtomWrite01_4], (instrs CBW, CWD, CWDE, CDQ, CDQE, CQO,
 600                                       JCXZ, JECXZ, JRCXZ,
 601                                       LD_F80m)>;
 602 def : InstRW<[AtomWrite01_4], (instregex "PH(ADD|SUB)Drm",
 603                                          "(MMX_)?PEXTRWrr(_REV)?")>;
 604
 605 def AtomWrite01_5 : SchedWriteRes<[AtomPort01]> {
 606   let Latency = 5;
 607   let ResourceCycles = [5];
 608 }
 609 def : InstRW<[AtomWrite01_5], (instrs FLDCW16m, ST_FP80m)>;
 610 def : InstRW<[AtomWrite01_5], (instregex "MMX_PH(ADD|SUB)S?Wrr")>;
 611
 612 def AtomWrite01_6 : SchedWriteRes<[AtomPort01]> {
 613   let Latency = 6;
 614   let ResourceCycles = [6];
 615 }
 616 def : InstRW<[AtomWrite01_6], (instrs CMPXCHG8rm, INTO, XLAT,
 617                                       SHLD16rrCL, SHRD16rrCL,
 618                                       SHLD16rri8, SHRD16rri8,
 619                                       SHLD16mrCL, SHRD16mrCL,
 620                                       SHLD16mri8, SHRD16mri8)>;
 621 def : InstRW<[AtomWrite01_6], (instregex "IMUL16rr",
 622                                          "IST_F(P)?(16|32|64)?m",
 623                                          "MMX_PH(ADD|SUB)S?Wrm")>;
 624
 625 def AtomWrite01_7 : SchedWriteRes<[AtomPort01]> {
 626   let Latency = 7;
 627   let ResourceCycles = [7];
 628 }
 629 def : InstRW<[AtomWrite01_7], (instrs AAD8i8)>;
 630
 631 def AtomWrite01_8 : SchedWriteRes<[AtomPort01]> {
 632   let Latency = 8;
 633   let ResourceCycles = [8];
 634 }
 635 def : InstRW<[AtomWrite01_8], (instrs LOOPE,
 636                                       PUSHA16, PUSHA32,
 637                                       SHLD64rrCL, SHRD64rrCL,
 638                                       FNSTCW16m)>;
 639
 640 def AtomWrite01_9 : SchedWriteRes<[AtomPort01]> {
 641   let Latency = 9;
 642   let ResourceCycles = [9];
 643 }
 644 def : InstRW<[AtomWrite01_9], (instrs BT16mr, BT32mr, BT64mr,
 645                                       POPA16, POPA32,
 646                                       PUSHF16, PUSHF32, PUSHF64,
 647                                       SHLD64mrCL, SHRD64mrCL,
 648                                       SHLD64mri8, SHRD64mri8,
 649                                       SHLD64rri8, SHRD64rri8,
 650                                       CMPXCHG8rr)>;
 651 def : InstRW<[AtomWrite01_9], (instregex "(U)?COM_FI", "TST_F",
 652                                          "(U)?COMIS(D|S)rr",
 653                                          "CVT(T)?SS2SI64rr(_Int)?")>;
 654
 655 def AtomWrite01_10 : SchedWriteRes<[AtomPort01]> {
 656   let Latency = 10;
 657   let ResourceCycles = [10];
 658 }
 659 def : SchedAlias<WriteFLDC, AtomWrite01_10>;
 660 def : InstRW<[AtomWrite01_10], (instregex "(U)?COMIS(D|S)rm",
 661                                           "CVT(T)?SS2SI64rm(_Int)?")>;
 662
 663 def AtomWrite01_11 : SchedWriteRes<[AtomPort01]> {
 664   let Latency = 11;
 665   let ResourceCycles = [11];
 666 }
 667 def : InstRW<[AtomWrite01_11], (instrs BOUNDS16rm, BOUNDS32rm)>;
 668 def : InstRW<[AtomWrite01_11], (instregex "BT(C|R|S)(16|32|64)mr")>;
 669
 670 def AtomWrite01_13 : SchedWriteRes<[AtomPort01]> {
 671   let Latency = 13;
 672   let ResourceCycles = [13];
 673 }
 674 def : InstRW<[AtomWrite01_13], (instrs AAA, AAS)>;
 675
 676 def AtomWrite01_14 : SchedWriteRes<[AtomPort01]> {
 677   let Latency = 14;
 678   let ResourceCycles = [14];
 679 }
 680 def : InstRW<[AtomWrite01_14], (instrs CMPXCHG16rm, CMPXCHG32rm, CMPXCHG64rm)>;
 681
 682 def AtomWrite01_17 : SchedWriteRes<[AtomPort01]> {
 683   let Latency = 17;
 684   let ResourceCycles = [17];
 685 }
 686 def : InstRW<[AtomWrite01_17], (instrs LOOPNE, PAUSE)>;
 687
 688 def AtomWrite01_18 : SchedWriteRes<[AtomPort01]> {
 689   let Latency = 18;
 690   let ResourceCycles = [18];
 691 }
 692 def : InstRW<[AtomWrite01_18], (instrs CMPXCHG8B, DAA, LOOP)>;
 693
 694 def AtomWrite01_20 : SchedWriteRes<[AtomPort01]> {
 695   let Latency = 20;
 696   let ResourceCycles = [20];
 697 }
 698 def : InstRW<[AtomWrite01_20], (instrs DAS)>;
 699
 700 def AtomWrite01_21 : SchedWriteRes<[AtomPort01]> {
 701   let Latency = 21;
 702   let ResourceCycles = [21];
 703 }
 704 def : InstRW<[AtomWrite01_21], (instrs AAM8i8, STD)>;
 705
 706 def AtomWrite01_22 : SchedWriteRes<[AtomPort01]> {
 707   let Latency = 22;
 708   let ResourceCycles = [22];
 709 }
 710 def : InstRW<[AtomWrite01_22], (instrs CMPXCHG16B)>;
 711
 712 def AtomWrite01_23 : SchedWriteRes<[AtomPort01]> {
 713   let Latency = 23;
 714   let ResourceCycles = [23];
 715 }
 716 def : InstRW<[AtomWrite01_23], (instrs ARPL16mr, ARPL16rr)>;
 717
 718 def AtomWrite01_25 : SchedWriteRes<[AtomPort01]> {
 719   let Latency = 25;
 720   let ResourceCycles = [25];
 721 }
 722 def : InstRW<[AtomWrite01_25], (instrs FNCLEX, FXTRACT)>;
 723
 724 def AtomWrite01_26 : SchedWriteRes<[AtomPort01]> {
 725   let Latency = 26;
 726   let ResourceCycles = [26];
 727 }
 728 def : InstRW<[AtomWrite01_26], (instrs POPF32, POPF64)>;
 729
 730 def AtomWrite01_29 : SchedWriteRes<[AtomPort01]> {
 731   let Latency = 29;
 732   let ResourceCycles = [29];
 733 }
 734 def : InstRW<[AtomWrite01_29], (instregex "POP(DS|ES|FS|GS)(16|32|64)")>;
 735
 736 def AtomWrite01_30 : SchedWriteRes<[AtomPort01]> {
 737   let Latency = 30;
 738   let ResourceCycles = [30];
 739 }
 740 def : InstRW<[AtomWrite01_30], (instrs RDTSC, RDTSCP)>;
 741
 742 def AtomWrite01_32 : SchedWriteRes<[AtomPort01]> {
 743   let Latency = 32;
 744   let ResourceCycles = [32];
 745 }
 746 def : InstRW<[AtomWrite01_32], (instrs ENTER, POPF16)>;
 747
 748 def AtomWrite01_45 : SchedWriteRes<[AtomPort01]> {
 749   let Latency = 45;
 750   let ResourceCycles = [45];
 751 }
 752 def : InstRW<[AtomWrite01_45], (instrs MONITORrrr)>;
 753
 754 def AtomWrite01_46 : SchedWriteRes<[AtomPort01]> {
 755   let Latency = 46;
 756   let ResourceCycles = [46];
 757 }
 758 def : InstRW<[AtomWrite01_46], (instrs FRNDINT, MWAITrr, RDPMC)>;
 759
 760 def AtomWrite01_48 : SchedWriteRes<[AtomPort01]> {
 761   let Latency = 48;
 762   let ResourceCycles = [48];
 763 }
 764 def : InstRW<[AtomWrite01_48], (instrs POPSS16, POPSS32)>;
 765
 766 def AtomWrite01_55 : SchedWriteRes<[AtomPort01]> {
 767   let Latency = 55;
 768   let ResourceCycles = [55];
 769 }
 770 def : InstRW<[AtomWrite01_55], (instrs FPREM)>;
 771
 772 def AtomWrite01_59 : SchedWriteRes<[AtomPort01]> {
 773   let Latency = 59;
 774   let ResourceCycles = [59];
 775 }
 776 def : InstRW<[AtomWrite01_59], (instrs INSB, INSL, INSW)>;
 777
 778 def AtomWrite01_63 : SchedWriteRes<[AtomPort01]> {
 779   let Latency = 63;
 780   let ResourceCycles = [63];
 781 }
 782 def : InstRW<[AtomWrite01_63], (instrs FNINIT)>;
 783
 784 def AtomWrite01_68 : SchedWriteRes<[AtomPort01]> {
 785   let Latency = 68;
 786   let ResourceCycles = [68];
 787 }
 788 def : InstRW<[AtomWrite01_68], (instrs OUT8rr, OUT16rr, OUT32rr)>;
 789
 790 def AtomWrite01_71 : SchedWriteRes<[AtomPort01]> {
 791   let Latency = 71;
 792   let ResourceCycles = [71];
 793 }
 794 def : InstRW<[AtomWrite01_71], (instrs FPREM1,
 795                                        INVLPG, INVLPGA32, INVLPGA64)>;
 796
 797 def AtomWrite01_72 : SchedWriteRes<[AtomPort01]> {
 798   let Latency = 72;
 799   let ResourceCycles = [72];
 800 }
 801 def : InstRW<[AtomWrite01_72], (instrs OUT8ir, OUT16ir, OUT32ir)>;
 802
 803 def AtomWrite01_74 : SchedWriteRes<[AtomPort01]> {
 804   let Latency = 74;
 805   let ResourceCycles = [74];
 806 }
 807 def : InstRW<[AtomWrite01_74], (instrs OUTSB, OUTSL, OUTSW)>;
 808
 809 def AtomWrite01_77 : SchedWriteRes<[AtomPort01]> {
 810   let Latency = 77;
 811   let ResourceCycles = [77];
 812 }
 813 def : InstRW<[AtomWrite01_77], (instrs FSCALE)>;
 814
 815 def AtomWrite01_78 : SchedWriteRes<[AtomPort01]> {
 816   let Latency = 78;
 817   let ResourceCycles = [78];
 818 }
 819 def : InstRW<[AtomWrite01_78], (instrs RDMSR)>;
 820
 821 def AtomWrite01_79 : SchedWriteRes<[AtomPort01]> {
 822   let Latency = 79;
 823   let ResourceCycles = [79];
 824 }
 825 def : InstRW<[AtomWrite01_79], (instregex "RET(L|Q|W)?$",
 826                                           "LRETI?(L|Q|W)")>;
 827
 828 def AtomWrite01_92 : SchedWriteRes<[AtomPort01]> {
 829   let Latency = 92;
 830   let ResourceCycles = [92];
 831 }
 832 def : InstRW<[AtomWrite01_92], (instrs IN8ri, IN16ri, IN32ri)>;
 833
 834 def AtomWrite01_94 : SchedWriteRes<[AtomPort01]> {
 835   let Latency = 94;
 836   let ResourceCycles = [94];
 837 }
 838 def : InstRW<[AtomWrite01_94], (instrs IN8rr, IN16rr, IN32rr)>;
 839
 840 def AtomWrite01_99 : SchedWriteRes<[AtomPort01]> {
 841   let Latency = 99;
 842   let ResourceCycles = [99];
 843 }
 844 def : InstRW<[AtomWrite01_99], (instrs F2XM1)>;
 845
 846 def AtomWrite01_121 : SchedWriteRes<[AtomPort01]> {
 847   let Latency = 121;
 848   let ResourceCycles = [121];
 849 }
 850 def : InstRW<[AtomWrite01_121], (instrs CPUID)>;
 851
 852 def AtomWrite01_127 : SchedWriteRes<[AtomPort01]> {
 853   let Latency = 127;
 854   let ResourceCycles = [127];
 855 }
 856 def : InstRW<[AtomWrite01_127], (instrs INT)>;
 857
 858 def AtomWrite01_130 : SchedWriteRes<[AtomPort01]> {
 859   let Latency = 130;
 860   let ResourceCycles = [130];
 861 }
 862 def : InstRW<[AtomWrite01_130], (instrs INT3)>;
 863
 864 def AtomWrite01_140 : SchedWriteRes<[AtomPort01]> {
 865   let Latency = 140;
 866   let ResourceCycles = [140];
 867 }
 868 def : InstRW<[AtomWrite01_140], (instrs FXSAVE, FXSAVE64)>;
 869
 870 def AtomWrite01_141 : SchedWriteRes<[AtomPort01]> {
 871   let Latency = 141;
 872   let ResourceCycles = [141];
 873 }
 874 def : InstRW<[AtomWrite01_141], (instrs FXRSTOR, FXRSTOR64)>;
 875
 876 def AtomWrite01_146 : SchedWriteRes<[AtomPort01]> {
 877   let Latency = 146;
 878   let ResourceCycles = [146];
 879 }
 880 def : InstRW<[AtomWrite01_146], (instrs FYL2X)>;
 881
 882 def AtomWrite01_147 : SchedWriteRes<[AtomPort01]> {
 883   let Latency = 147;
 884   let ResourceCycles = [147];
 885 }
 886 def : InstRW<[AtomWrite01_147], (instrs FYL2XP1)>;
 887
 888 def AtomWrite01_168 : SchedWriteRes<[AtomPort01]> {
 889   let Latency = 168;
 890   let ResourceCycles = [168];
 891 }
 892 def : InstRW<[AtomWrite01_168], (instrs FPTAN)>;
 893
 894 def AtomWrite01_174 : SchedWriteRes<[AtomPort01]> {
 895   let Latency = 174;
 896   let ResourceCycles = [174];
 897 }
 898 def : InstRW<[AtomWrite01_174], (instrs FSINCOS)>;
 899 def : InstRW<[AtomWrite01_174], (instregex "(COS|SIN)_F")>;
 900
 901 def AtomWrite01_183 : SchedWriteRes<[AtomPort01]> {
 902   let Latency = 183;
 903   let ResourceCycles = [183];
 904 }
 905 def : InstRW<[AtomWrite01_183], (instrs FPATAN)>;
 906
 907 def AtomWrite01_202 : SchedWriteRes<[AtomPort01]> {
 908   let Latency = 202;
 909   let ResourceCycles = [202];
 910 }
 911 def : InstRW<[AtomWrite01_202], (instrs WRMSR)>;
 912
 913 } // SchedModel