[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / AArch64 / GlobalISel / legalize-zextload.mir
blobad3603d1d136e6e5e4648f1e15e49b9bad3558f2
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -march=aarch64 -run-pass=legalizer %s -o - -verify-machineinstrs | FileCheck %s
3 ---
4 name:            test_zextload
5 body: |
6   bb.0.entry:
7     liveins: $x0
8     ; CHECK-LABEL: name: test_zextload
9     ; CHECK: [[COPY:%[0-9]+]]:_(p0) = COPY $x0
10     ; CHECK: [[ZEXTLOAD:%[0-9]+]]:_(s32) = G_ZEXTLOAD [[COPY]](p0) :: (load 1)
11     ; CHECK: $w0 = COPY [[ZEXTLOAD]](s32)
12     %0:_(p0) = COPY $x0
13     %1:_(s32) = G_ZEXTLOAD %0 :: (load 1)
14     $w0 = COPY %1
15 ...