[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / AArch64 / GlobalISel / no-regclass.mir
blob2c546ac27d3b4d708c4a0c95ee8a616d70082aa4
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -O0 -mtriple=aarch64-apple-ios -global-isel -start-before=legalizer -stop-after=instruction-select %s -o - | FileCheck %s
4 # We run the legalizer to combine the trivial EXTRACT_SEQ pair, leaving %1 and
5 # %2 orphaned after instruction-selection (no instructions define or use
6 # them). This shouldn't be a problem.
8 --- |
9   target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
11   define void @unused_reg() { ret void }
13 ---
14 name:            unused_reg
15 legalized:       true
16 regBankSelected: true
17 tracksRegLiveness: true
20 body:             |
21   bb.0:
22     liveins: $w0
23     ; CHECK-LABEL: name: unused_reg
24     ; CHECK: liveins: $w0
25     ; CHECK: [[COPY:%[0-9]+]]:gpr32all = COPY $w0
26     ; CHECK: $w0 = COPY [[COPY]]
27     %0:gpr(s32) = COPY $w0
28     %1:gpr(s64) = G_MERGE_VALUES %0(s32), %0(s32)
29     %2:gpr(s32), %3:gpr(s32) = G_UNMERGE_VALUES %1(s64)
30     $w0 = COPY %2(s32)
31 ...