[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / ARM / zext-logic-shift-load.ll
blobab6bc7d572aec179ba25452c69f8c7ab4ca01295
1 ; RUN: llc -mtriple=armv7-linux-gnu < %s -o - | FileCheck %s
3 define void @test1(i8* %p, i16* %q) {
4 ; CHECK:       ldrb
5 ; CHECK-NEXT:  mov
6 ; CHECK-NEXT:  and
7 ; CHECK-NEXT:  strh
8 ; CHECK-NEXT:  bx
10   %1 = load i8, i8* %p
11   %2 = shl i8 %1, 2
12   %3 = and i8 %2, 12
13   %4 = zext i8 %3 to i16
14   store i16 %4, i16* %q
15   ret void