test/CodeGen/MSP430/setcc.ll

   1 ; RUN: llc -march=msp430 < %s | FileCheck %s
   2 target datalayout = "e-p:16:16:16-i1:8:8-i8:8:8-i16:16:16-i32:16:32"
   3 target triple = "msp430-generic-generic"
   4
   5 define i16 @sccweqand(i16 %a, i16 %b) nounwind {
   6         %t1 = and i16 %a, %b
   7         %t2 = icmp eq i16 %t1, 0
   8         %t3 = zext i1 %t2 to i16
   9         ret i16 %t3
  10 }
  11 ; CHECK-LABEL: sccweqand:
  12 ; CHECK:        bit     r13, r12
  13 ; CHECK:        mov     r2, r12
  14 ; CHECK:        rra   r12
  15 ; CHECK:        and     #1, r12
  16
  17 define i16 @sccwneand(i16 %a, i16 %b) nounwind {
  18         %t1 = and i16 %a, %b
  19         %t2 = icmp ne i16 %t1, 0
  20         %t3 = zext i1 %t2 to i16
  21         ret i16 %t3
  22 }
  23 ; CHECK-LABEL: sccwneand:
  24 ; CHECK:        bit     r13, r12
  25 ; CHECK:        mov     r2, r12
  26 ; CHECK:        and     #1, r12
  27
  28 define i16 @sccwne(i16 %a, i16 %b) nounwind {
  29         %t1 = icmp ne i16 %a, %b
  30         %t2 = zext i1 %t1 to i16
  31         ret i16 %t2
  32 }
  33 ; CHECK-LABEL:sccwne:
  34 ; CHECK:        cmp     r13, r12
  35 ; CHECK:        mov     r2, r13
  36 ; CHECK:        rra     r13
  37 ; CHECK:        mov     #1, r12
  38 ; CHECK:        bic     r13, r12
  39
  40 define i16 @sccweq(i16 %a, i16 %b) nounwind {
  41         %t1 = icmp eq i16 %a, %b
  42         %t2 = zext i1 %t1 to i16
  43         ret i16 %t2
  44 }
  45 ; CHECK-LABEL:sccweq:
  46 ; CHECK:        cmp     r13, r12
  47 ; CHECK:        mov     r2, r12
  48 ; CHECK:        rra     r12
  49 ; CHECK:        and     #1, r12
  50
  51 define i16 @sccwugt(i16 %a, i16 %b) nounwind {
  52         %t1 = icmp ugt i16 %a, %b
  53         %t2 = zext i1 %t1 to i16
  54         ret i16 %t2
  55 }
  56 ; CHECK-LABEL:sccwugt:
  57 ; CHECK:        cmp     r12, r13
  58 ; CHECK:        mov     #1, r12
  59 ; CHECK:        bic     r2, r12
  60
  61 define i16 @sccwuge(i16 %a, i16 %b) nounwind {
  62         %t1 = icmp uge i16 %a, %b
  63         %t2 = zext i1 %t1 to i16
  64         ret i16 %t2
  65 }
  66 ; CHECK-LABEL:sccwuge:
  67 ; CHECK:        cmp     r13, r12
  68 ; CHECK:        mov     r2, r12
  69 ; CHECK:        and     #1, r12
  70
  71 define i16 @sccwult(i16 %a, i16 %b) nounwind {
  72         %t1 = icmp ult i16 %a, %b
  73         %t2 = zext i1 %t1 to i16
  74         ret i16 %t2
  75 }
  76 ; CHECK-LABEL:sccwult:
  77 ; CHECK:        cmp     r13, r12
  78 ; CHECK:        mov     #1, r12
  79 ; CHECK:        bic     r2, r12
  80
  81 define i16 @sccwule(i16 %a, i16 %b) nounwind {
  82         %t1 = icmp ule i16 %a, %b
  83         %t2 = zext i1 %t1 to i16
  84         ret i16 %t2
  85 }
  86 ; CHECK-LABEL:sccwule:
  87 ; CHECK:        cmp     r12, r13
  88 ; CHECK:        mov     r2, r12
  89 ; CHECK:        and     #1, r12
  90
  91 define i16 @sccwsgt(i16 %a, i16 %b) nounwind {
  92         %t1 = icmp sgt i16 %a, %b
  93         %t2 = zext i1 %t1 to i16
  94         ret i16 %t2
  95 }
  96
  97 define i16 @sccwsge(i16 %a, i16 %b) nounwind {
  98         %t1 = icmp sge i16 %a, %b
  99         %t2 = zext i1 %t1 to i16
 100         ret i16 %t2
 101 }
 102
 103 define i16 @sccwslt(i16 %a, i16 %b) nounwind {
 104         %t1 = icmp slt i16 %a, %b
 105         %t2 = zext i1 %t1 to i16
 106         ret i16 %t2
 107 }
 108
 109 define i16 @sccwsle(i16 %a, i16 %b) nounwind {
 110         %t1 = icmp sle i16 %a, %b
 111         %t2 = zext i1 %t1 to i16
 112         ret i16 %t2
 113 }
 114