[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / RISCV / GlobalISel / calllowering-ret.ll
blob44438c1cc210c2f588e1af37cba3b4ad61b5860a
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=riscv32 -global-isel -verify-machineinstrs < %s \
3 ; RUN:   | FileCheck -check-prefix=RV32I %s
4 ; RUN: llc -mtriple=riscv64 -global-isel -verify-machineinstrs < %s \
5 ; RUN:   | FileCheck -check-prefix=RV64I %s
7 define void @foo() {
8   ; RV32I-LABEL: foo
9   ; RV32I:       # %bb.0: # %entry
10   ; RV32I:         ret
12   ; RV64I-LABEL: foo
13   ; RV64I:       # %bb.0: # %entry
14   ; RV64I:         ret
15 entry:
16   ret void