[InstCombine] Signed saturation patterns
[llvm-core.git] / test / CodeGen / X86 / 2012-09-13-dagco-fneg.ll
blob010f0934b4ae8e6227f29823c3fe61e052d1bea1
1 ; RUN: llc -mcpu=corei7 < %s | FileCheck %s
3 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128-n8:16:32:64-S128"
4 target triple = "x86_64-apple-macosx10.8.0"
6 ; CHECK: foo
7 ; Make sure we are not trying to use scalar xor on the high bits of the vector.
8 ; CHECK-NOT: xorq
9 ; CHECK: xorl
10 ; CHECK-NEXT: ret
12 define i32 @foo() {
13 bb:
14   %tmp44.i = fsub <4 x float> <float -0.000000e+00, float -0.000000e+00, float -0.000000e+00, float -0.000000e+00>, <float 0.000000e+00, float 0.000000e+00, float 1.000000e+00, float 0.000000e+00>
15   %0 = bitcast <4 x float> %tmp44.i to i128
16   %1 = zext i128 %0 to i512
17   %2 = shl nuw nsw i512 %1, 256
18   %ins = or i512 %2, 3325764857622480139933400731976840738652108318779753826115024029985671937147149347761402413803120180680770390816681124225944317364750115981129923635970048
19   store i512 %ins, i512* undef, align 64
20   ret i32 0