test/CodeGen/X86/vec_insert-9.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-unknown -mattr=+sse4.1 | FileCheck %s --check-prefix=X32
   3 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+sse4.1 | FileCheck %s --check-prefix=X64
   4
   5 define <4 x i32> @var_insert2(<4 x i32> %x, i32 %val, i32 %idx) nounwind  {
   6 ; X32-LABEL: var_insert2:
   7 ; X32:       # %bb.0: # %entry
   8 ; X32-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
   9 ; X32-NEXT:    pinsrd $3, {{[0-9]+}}(%esp), %xmm0
  10 ; X32-NEXT:    retl
  11 ;
  12 ; X64-LABEL: var_insert2:
  13 ; X64:       # %bb.0: # %entry
  14 ; X64-NEXT:    movd %edi, %xmm0
  15 ; X64-NEXT:    pinsrd $3, %esi, %xmm0
  16 ; X64-NEXT:    retq
  17 entry:
  18   %tmp3 = insertelement <4 x i32> undef, i32 %val, i32 0
  19   %tmp4 = insertelement <4 x i32> %tmp3, i32 %idx, i32 3
  20   ret <4 x i32> %tmp4
  21 }