test/CodeGen/X86/x86-64-double-shifts-var.ll

   1 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=k8 | FileCheck %s
   2 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=opteron | FileCheck %s
   3 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=athlon64 | FileCheck %s
   4 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=athlon-fx | FileCheck %s
   5 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=k8-sse3 | FileCheck %s
   6 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=opteron-sse3 | FileCheck %s
   7 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=athlon64-sse3 | FileCheck %s
   8 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=amdfam10 | FileCheck %s
   9 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=btver1 | FileCheck %s
  10 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=btver2 | FileCheck %s
  11 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=bdver1 | FileCheck %s
  12 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=bdver2 | FileCheck %s
  13 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=bdver3 | FileCheck %s
  14 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=bdver4 | FileCheck %s
  15 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=znver1 | FileCheck %s
  16 ; RUN: llc < %s -mtriple=x86_64-- -mcpu=znver2 | FileCheck %s
  17
  18 ; Verify that for the X86_64 processors that are known to have poor latency
  19 ; double precision shift instructions we do not generate 'shld' or 'shrd'
  20 ; instructions.
  21
  22 ;uint64_t lshift(uint64_t a, uint64_t b, int c)
  23 ;{
  24 ;    return (a << c) | (b >> (64-c));
  25 ;}
  26
  27 define i64 @lshift(i64 %a, i64 %b, i32 %c) nounwind readnone {
  28 entry:
  29 ; CHECK-NOT: shld
  30   %sh_prom = zext i32 %c to i64
  31   %shl = shl i64 %a, %sh_prom
  32   %sub = sub nsw i32 64, %c
  33   %sh_prom1 = zext i32 %sub to i64
  34   %shr = lshr i64 %b, %sh_prom1
  35   %or = or i64 %shr, %shl
  36   ret i64 %or
  37 }
  38
  39 ;uint64_t rshift(uint64_t a, uint64_t b, int c)
  40 ;{
  41 ;    return (a >> c) | (b << (64-c));
  42 ;}
  43
  44 define i64 @rshift(i64 %a, i64 %b, i32 %c) nounwind readnone {
  45 entry:
  46 ; CHECK-NOT: shrd
  47   %sh_prom = zext i32 %c to i64
  48   %shr = lshr i64 %a, %sh_prom
  49   %sub = sub nsw i32 64, %c
  50   %sh_prom1 = zext i32 %sub to i64
  51   %shl = shl i64 %b, %sh_prom1
  52   %or = or i64 %shl, %shr
  53   ret i64 %or
  54 }
  55
  56