test/CodeGen/ARM/mve-vpt-block4.mir

   1 # RUN: llc -run-pass arm-mve-vpt %s -o - | FileCheck %s
   2
   3 --- |
   4   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   5   target triple = "thumbv8.1m.main-arm-none-eabi"
   6
   7   define hidden arm_aapcs_vfpcc <4 x float> @test_vminnmq_m_f32_v2(<4 x float> %inactive1, <4 x float> %inactive2, <4 x float> %a, <4 x float> %b, i16 zeroext %p) local_unnamed_addr #0 {
   8   entry:
   9     %conv.i = zext i16 %p to i32
  10     %0 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> undef, <4 x float> %a, <4 x float> %b, i32 %conv.i) #2
  11     %1 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> undef, <4 x float> %0, <4 x float> %0, i32 %conv.i) #2
  12     %2 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> %inactive1, <4 x float> %1, <4 x float> %b, i32 %conv.i) #2
  13     %3 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> undef, <4 x float> %2, <4 x float> %b, i32 %conv.i) #2
  14     %4 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> %inactive2, <4 x float> %3, <4 x float> %b, i32 %conv.i) #2
  15     ret <4 x float> %4
  16   }
  17
  18   declare <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float>, <4 x float>, <4 x float>, i32) #1
  19   declare void @llvm.stackprotector(i8*, i8**) #2
  20
  21   attributes #0 = { nounwind readnone "correctly-rounded-divide-sqrt-fp-math"="false" "denormal-fp-math"="preserve-sign" "disable-tail-calls"="false" "less-precise-fpmad"="false" "min-legal-vector-width"="128" "no-frame-pointer-elim"="false" "no-infs-fp-math"="true" "no-jump-tables"="false" "no-nans-fp-math"="true" "no-signed-zeros-fp-math"="true" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv8.1-m.main,+hwdiv,+mve.fp,+ras,+thumb-mode" "unsafe-fp-math"="false" "use-soft-float"="false" }
  22   attributes #1 = { nounwind readnone }
  23   attributes #2 = { nounwind }
  24
  25 ...
  26 ---
  27 name:            test_vminnmq_m_f32_v2
  28 alignment:       2
  29 exposesReturnsTwice: false
  30 legalized:       false
  31 regBankSelected: false
  32 selected:        false
  33 failedISel:      false
  34 tracksRegLiveness: true
  35 hasWinCFI:       false
  36 registers:       []
  37 liveins:
  38   - { reg: '$q0', virtual-reg: '' }
  39   - { reg: '$q1', virtual-reg: '' }
  40   - { reg: '$q2', virtual-reg: '' }
  41   - { reg: '$q3', virtual-reg: '' }
  42   - { reg: '$r0', virtual-reg: '' }
  43 frameInfo:
  44   isFrameAddressTaken: false
  45   isReturnAddressTaken: false
  46   hasStackMap:     false
  47   hasPatchPoint:   false
  48   stackSize:       0
  49   offsetAdjustment: 0
  50   maxAlignment:    0
  51   adjustsStack:    false
  52   hasCalls:        false
  53   stackProtector:  ''
  54   maxCallFrameSize: 0
  55   cvBytesOfCalleeSavedRegisters: 0
  56   hasOpaqueSPAdjustment: false
  57   hasVAStart:      false
  58   hasMustTailInVarArgFunc: false
  59   localFrameSize:  0
  60   savePoint:       ''
  61   restorePoint:    ''
  62 fixedStack:      []
  63 stack:           []
  64 constants:       []
  65 body:             |
  66   bb.0.entry:
  67     liveins: $q0, $q1, $q2, $q3, $r0
  68
  69     ; CHECK:       MVE_VPST 8, implicit-def $p0
  70     ; CHECK-NEXT:  renamable $q2 = nnan ninf nsz MVE_VMINNMf32
  71     ; CHECK-NEXT:  renamable $q2 = nnan ninf nsz MVE_VMINNMf32
  72     ; CHECK-NEXT:  renamable $q0 = nnan ninf nsz MVE_VMINNMf32
  73     ; CHECK-NEXT:  renamable $q0 = nnan ninf nsz MVE_VMINNMf32
  74     ; CHECK-NEXT:  }
  75     ; CHECK-NEXT:  BUNDLE {{.*}} {
  76     ; CHECK-NEXT:    MVE_VPST 8, implicit-def $p0
  77     ; CHECK-NEXT:    renamable $q1 = nnan ninf nsz MVE_VMINNMf32
  78     ; CHECK-NEXT:    $q0 = MVE_VORR
  79     ; CHECK-NEXT:  }
  80
  81     $vpr = VMSR_P0 killed $r0, 14, $noreg
  82     renamable $q2 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q3, 1, renamable $vpr, undef renamable $q2
  83     renamable $q2 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q2, 1, renamable $vpr, undef renamable $q2
  84     renamable $q0 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q2, renamable $q3, 1, renamable $vpr, killed renamable $q0
  85     renamable $q0 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q0, renamable $q3, 1, renamable $vpr, undef renamable $q0
  86     renamable $q1 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q0, killed renamable $q3, 1, killed renamable $vpr, killed renamable $q1
  87     $q0 = MVE_VORR killed $q1, killed $q1, 0, $noreg, undef $q0
  88     tBX_RET 14, $noreg, implicit $q0
  89
  90 ...