[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / CodeGen / X86 / 2011-10-19-LegelizeLoad.ll
blobd8a6823f7b8f25700d2a1f74c54ed04af6d27892
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mcpu=corei7 | FileCheck %s
4 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i8:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128-n8:16:32:64-S128"
5 target triple = "x86_64-unknown-linux-gnu"
7 %union.anon = type { <2 x i8> }
9 @i = global <2 x i8> <i8 150, i8 100>, align 8
10 @j = global <2 x i8> <i8 10, i8 13>, align 8
11 @res = common global %union.anon zeroinitializer, align 8
13 ; Make sure we load the constants i and j starting offset zero.
14 ; Also make sure that we sign-extend it.
15 ; Based on /gcc-4_2-testsuite/src/gcc.c-torture/execute/pr23135.c
17 define i32 @main() nounwind uwtable {
18 ; CHECK-LABEL: main:
19 ; CHECK:       # %bb.0: # %entry
20 ; CHECK-NEXT:    pmovsxbq {{.*}}(%rip), %xmm0
21 ; CHECK-NEXT:    pmovsxbq {{.*}}(%rip), %xmm1
22 ; CHECK-NEXT:    pextrq $1, %xmm1, %rax
23 ; CHECK-NEXT:    pextrq $1, %xmm0, %rcx
24 ; CHECK-NEXT:    cqto
25 ; CHECK-NEXT:    idivq %rcx
26 ; CHECK-NEXT:    movq %rax, %xmm2
27 ; CHECK-NEXT:    movq %xmm1, %rax
28 ; CHECK-NEXT:    movq %xmm0, %rcx
29 ; CHECK-NEXT:    cqto
30 ; CHECK-NEXT:    idivq %rcx
31 ; CHECK-NEXT:    movq %rax, %xmm0
32 ; CHECK-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0],xmm2[0],xmm0[1],xmm2[1],xmm0[2],xmm2[2],xmm0[3],xmm2[3],xmm0[4],xmm2[4],xmm0[5],xmm2[5],xmm0[6],xmm2[6],xmm0[7],xmm2[7]
33 ; CHECK-NEXT:    pextrw $0, %xmm0, {{.*}}(%rip)
34 ; CHECK-NEXT:    xorl %eax, %eax
35 ; CHECK-NEXT:    retq
36 entry:
37   %0 = load <2 x i8>, <2 x i8>* @i, align 8
38   %1 = load <2 x i8>, <2 x i8>* @j, align 8
39   %div = sdiv <2 x i8> %1, %0
40   store <2 x i8> %div, <2 x i8>* getelementptr inbounds (%union.anon, %union.anon* @res, i32 0, i32 0), align 8
41   ret i32 0