[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / CodeGen / X86 / GlobalISel / select-gep.mir
blobce54b5e405e7771811d10ac60124f9abf54d3f1d
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -mtriple=x86_64-linux-gnu -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=CHECK
4 --- |
5   define i32* @test_gep_i32(i32* %arr) {
6     %arrayidx = getelementptr i32, i32* %arr, i32 5
7     ret i32* %arrayidx
8   }
9 ...
10 ---
11 name:            test_gep_i32
12 alignment:       4
13 legalized:       true
14 regBankSelected: true
15 selected:        false
16 registers:
17   - { id: 0, class: gpr }
18   - { id: 1, class: gpr }
19   - { id: 2, class: gpr }
20 body:             |
21   bb.1 (%ir-block.0):
22     liveins: $rdi
24     ; CHECK-LABEL: name: test_gep_i32
25     ; CHECK: [[COPY:%[0-9]+]]:gr64 = COPY $rdi
26     ; CHECK: [[MOV64ri32_:%[0-9]+]]:gr64_nosp = MOV64ri32 20
27     ; CHECK: [[LEA64r:%[0-9]+]]:gr64 = LEA64r [[COPY]], 1, [[MOV64ri32_]], 0, $noreg
28     ; CHECK: $rax = COPY [[LEA64r]]
29     ; CHECK: RET 0, implicit $rax
30     %0(p0) = COPY $rdi
31     %1(s64) = G_CONSTANT i64 20
32     %2(p0) = G_GEP %0, %1(s64)
33     $rax = COPY %2(p0)
34     RET 0, implicit $rax
36 ...