[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / CodeGen / X86 / extractelement-shuffle.ll
blob1b04c41d5c6fe9c256b45edba10c83f43f666ff4
1 ; RUN: llc < %s
2 ; REQUIRES: default_triple
4 ; Examples that exhibits a bug in DAGCombine.  The case is triggered by the
5 ; following program.  The bug is DAGCombine assumes that the bit convert
6 ; preserves the number of elements so the optimization code tries to read
7 ; through the 3rd mask element, which doesn't exist.
8 define i32 @update(<2 x i64> %val1, <2 x i64> %val2) nounwind readnone {
9 entry:
10         %shuf = shufflevector <2 x i64> %val1, <2 x i64> %val2, <2 x i32> <i32 0, i32 3>
11         %bit  = bitcast <2 x i64> %shuf to <4 x i32>
12         %res =  extractelement <4 x i32> %bit, i32 3
13         ret i32 %res