| blob | 448c21d93ac8e42637b76a6097371865547f0efe |
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse2 | FileCheck %s --check-prefix=SSE2
3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.1 | FileCheck %s --check-prefix=SSE41
4 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx | FileCheck %s --check-prefix=AVX1
6 define float @trunc_unsigned_f32(float %x) #0 {
7 ; SSE2-LABEL: trunc_unsigned_f32:
8 ; SSE2: # %bb.0:
9 ; SSE2-NEXT: cvttss2si %xmm0, %rax
10 ; SSE2-NEXT: movl %eax, %eax
11 ; SSE2-NEXT: xorps %xmm0, %xmm0
12 ; SSE2-NEXT: cvtsi2ss %rax, %xmm0
13 ; SSE2-NEXT: retq
14 ;
15 ; SSE41-LABEL: trunc_unsigned_f32:
16 ; SSE41: # %bb.0:
17 ; SSE41-NEXT: roundss $11, %xmm0, %xmm0
18 ; SSE41-NEXT: retq
19 ;
20 ; AVX1-LABEL: trunc_unsigned_f32:
21 ; AVX1: # %bb.0:
22 ; AVX1-NEXT: vroundss $11, %xmm0, %xmm0, %xmm0
23 ; AVX1-NEXT: retq
24 %i = fptoui float %x to i32
25 %r = uitofp i32 %i to float
26 ret float %r
27 }
29 define double @trunc_unsigned_f64(double %x) #0 {
30 ; SSE2-LABEL: trunc_unsigned_f64:
31 ; SSE2: # %bb.0:
32 ; SSE2-NEXT: movsd {{.*#+}} xmm1 = mem[0],zero
33 ; SSE2-NEXT: movapd %xmm0, %xmm2
34 ; SSE2-NEXT: subsd %xmm1, %xmm2
35 ; SSE2-NEXT: cvttsd2si %xmm2, %rax
36 ; SSE2-NEXT: movabsq $-9223372036854775808, %rcx # imm = 0x8000000000000000
37 ; SSE2-NEXT: xorq %rax, %rcx
38 ; SSE2-NEXT: cvttsd2si %xmm0, %rax
39 ; SSE2-NEXT: ucomisd %xmm1, %xmm0
40 ; SSE2-NEXT: cmovaeq %rcx, %rax
41 ; SSE2-NEXT: movq %rax, %xmm1
42 ; SSE2-NEXT: punpckldq {{.*#+}} xmm1 = xmm1[0],mem[0],xmm1[1],mem[1]
43 ; SSE2-NEXT: subpd {{.*}}(%rip), %xmm1
44 ; SSE2-NEXT: movapd %xmm1, %xmm0
45 ; SSE2-NEXT: unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
46 ; SSE2-NEXT: addsd %xmm1, %xmm0
47 ; SSE2-NEXT: retq
48 ;
49 ; SSE41-LABEL: trunc_unsigned_f64:
50 ; SSE41: # %bb.0:
51 ; SSE41-NEXT: roundsd $11, %xmm0, %xmm0
52 ; SSE41-NEXT: retq
53 ;
54 ; AVX1-LABEL: trunc_unsigned_f64:
55 ; AVX1: # %bb.0:
56 ; AVX1-NEXT: vroundsd $11, %xmm0, %xmm0, %xmm0
57 ; AVX1-NEXT: retq
58 %i = fptoui double %x to i64
59 %r = uitofp i64 %i to double
60 ret double %r
61 }
63 define <4 x float> @trunc_unsigned_v4f32(<4 x float> %x) #0 {
64 ; SSE2-LABEL: trunc_unsigned_v4f32:
65 ; SSE2: # %bb.0:
66 ; SSE2-NEXT: movaps {{.*#+}} xmm2 = [2.14748365E+9,2.14748365E+9,2.14748365E+9,2.14748365E+9]
67 ; SSE2-NEXT: movaps %xmm0, %xmm1
68 ; SSE2-NEXT: cmpltps %xmm2, %xmm1
69 ; SSE2-NEXT: cvttps2dq %xmm0, %xmm3
70 ; SSE2-NEXT: subps %xmm2, %xmm0
71 ; SSE2-NEXT: cvttps2dq %xmm0, %xmm0
72 ; SSE2-NEXT: xorps {{.*}}(%rip), %xmm0
73 ; SSE2-NEXT: andps %xmm1, %xmm3
74 ; SSE2-NEXT: andnps %xmm0, %xmm1
75 ; SSE2-NEXT: orps %xmm3, %xmm1
76 ; SSE2-NEXT: movaps {{.*#+}} xmm0 = [65535,65535,65535,65535]
77 ; SSE2-NEXT: andps %xmm1, %xmm0
78 ; SSE2-NEXT: orps {{.*}}(%rip), %xmm0
79 ; SSE2-NEXT: psrld $16, %xmm1
80 ; SSE2-NEXT: por {{.*}}(%rip), %xmm1
81 ; SSE2-NEXT: addps {{.*}}(%rip), %xmm1
82 ; SSE2-NEXT: addps %xmm0, %xmm1
83 ; SSE2-NEXT: movaps %xmm1, %xmm0
84 ; SSE2-NEXT: retq
85 ;
86 ; SSE41-LABEL: trunc_unsigned_v4f32:
87 ; SSE41: # %bb.0:
88 ; SSE41-NEXT: roundps $11, %xmm0, %xmm0
89 ; SSE41-NEXT: retq
90 ;
91 ; AVX1-LABEL: trunc_unsigned_v4f32:
92 ; AVX1: # %bb.0:
93 ; AVX1-NEXT: vroundps $11, %xmm0, %xmm0
94 ; AVX1-NEXT: retq
95 %i = fptoui <4 x float> %x to <4 x i32>
96 %r = uitofp <4 x i32> %i to <4 x float>
97 ret <4 x float> %r
98 }
100 define <2 x double> @trunc_unsigned_v2f64(<2 x double> %x) #0 {
101 ; SSE2-LABEL: trunc_unsigned_v2f64:
102 ; SSE2: # %bb.0:
103 ; SSE2-NEXT: movsd {{.*#+}} xmm2 = mem[0],zero
104 ; SSE2-NEXT: movapd %xmm0, %xmm1
105 ; SSE2-NEXT: subsd %xmm2, %xmm1
106 ; SSE2-NEXT: cvttsd2si %xmm1, %rax
107 ; SSE2-NEXT: movabsq $-9223372036854775808, %rcx # imm = 0x8000000000000000
108 ; SSE2-NEXT: xorq %rcx, %rax
109 ; SSE2-NEXT: cvttsd2si %xmm0, %rdx
110 ; SSE2-NEXT: ucomisd %xmm2, %xmm0
111 ; SSE2-NEXT: cmovaeq %rax, %rdx
112 ; SSE2-NEXT: movq %rdx, %xmm1
113 ; SSE2-NEXT: unpckhpd {{.*#+}} xmm0 = xmm0[1,1]
114 ; SSE2-NEXT: movapd %xmm0, %xmm3
115 ; SSE2-NEXT: subsd %xmm2, %xmm3
116 ; SSE2-NEXT: cvttsd2si %xmm3, %rax
117 ; SSE2-NEXT: xorq %rcx, %rax
118 ; SSE2-NEXT: cvttsd2si %xmm0, %rcx
119 ; SSE2-NEXT: ucomisd %xmm2, %xmm0
120 ; SSE2-NEXT: cmovaeq %rax, %rcx
121 ; SSE2-NEXT: movq %rcx, %xmm0
122 ; SSE2-NEXT: punpcklqdq {{.*#+}} xmm1 = xmm1[0],xmm0[0]
123 ; SSE2-NEXT: movdqa {{.*#+}} xmm0 = [4294967295,4294967295]
124 ; SSE2-NEXT: pand %xmm1, %xmm0
125 ; SSE2-NEXT: por {{.*}}(%rip), %xmm0
126 ; SSE2-NEXT: psrlq $32, %xmm1
127 ; SSE2-NEXT: por {{.*}}(%rip), %xmm1
128 ; SSE2-NEXT: subpd {{.*}}(%rip), %xmm1
129 ; SSE2-NEXT: addpd %xmm0, %xmm1
130 ; SSE2-NEXT: movapd %xmm1, %xmm0
131 ; SSE2-NEXT: retq
132 ;
133 ; SSE41-LABEL: trunc_unsigned_v2f64:
134 ; SSE41: # %bb.0:
135 ; SSE41-NEXT: roundpd $11, %xmm0, %xmm0
136 ; SSE41-NEXT: retq
137 ;
138 ; AVX1-LABEL: trunc_unsigned_v2f64:
139 ; AVX1: # %bb.0:
140 ; AVX1-NEXT: vroundpd $11, %xmm0, %xmm0
141 ; AVX1-NEXT: retq
142 %i = fptoui <2 x double> %x to <2 x i64>
143 %r = uitofp <2 x i64> %i to <2 x double>
144 ret <2 x double> %r
145 }
147 define <4 x double> @trunc_unsigned_v4f64(<4 x double> %x) #0 {
148 ; SSE2-LABEL: trunc_unsigned_v4f64:
149 ; SSE2: # %bb.0:
150 ; SSE2-NEXT: movapd %xmm1, %xmm2
151 ; SSE2-NEXT: movsd {{.*#+}} xmm3 = mem[0],zero
152 ; SSE2-NEXT: subsd %xmm3, %xmm1
153 ; SSE2-NEXT: cvttsd2si %xmm1, %rcx
154 ; SSE2-NEXT: movabsq $-9223372036854775808, %rax # imm = 0x8000000000000000
155 ; SSE2-NEXT: xorq %rax, %rcx
156 ; SSE2-NEXT: cvttsd2si %xmm2, %rdx
157 ; SSE2-NEXT: ucomisd %xmm3, %xmm2
158 ; SSE2-NEXT: cmovaeq %rcx, %rdx
159 ; SSE2-NEXT: movq %rdx, %xmm1
160 ; SSE2-NEXT: unpckhpd {{.*#+}} xmm2 = xmm2[1,1]
161 ; SSE2-NEXT: movapd %xmm2, %xmm4
162 ; SSE2-NEXT: subsd %xmm3, %xmm4
163 ; SSE2-NEXT: cvttsd2si %xmm4, %rcx
164 ; SSE2-NEXT: xorq %rax, %rcx
165 ; SSE2-NEXT: cvttsd2si %xmm2, %rdx
166 ; SSE2-NEXT: ucomisd %xmm3, %xmm2
167 ; SSE2-NEXT: cmovaeq %rcx, %rdx
168 ; SSE2-NEXT: movq %rdx, %xmm2
169 ; SSE2-NEXT: punpcklqdq {{.*#+}} xmm1 = xmm1[0],xmm2[0]
170 ; SSE2-NEXT: movapd %xmm0, %xmm2
171 ; SSE2-NEXT: subsd %xmm3, %xmm2
172 ; SSE2-NEXT: cvttsd2si %xmm2, %rcx
173 ; SSE2-NEXT: xorq %rax, %rcx
174 ; SSE2-NEXT: cvttsd2si %xmm0, %rdx
175 ; SSE2-NEXT: ucomisd %xmm3, %xmm0
176 ; SSE2-NEXT: cmovaeq %rcx, %rdx
177 ; SSE2-NEXT: movq %rdx, %xmm2
178 ; SSE2-NEXT: unpckhpd {{.*#+}} xmm0 = xmm0[1,1]
179 ; SSE2-NEXT: movapd %xmm0, %xmm4
180 ; SSE2-NEXT: subsd %xmm3, %xmm4
181 ; SSE2-NEXT: cvttsd2si %xmm4, %rcx
182 ; SSE2-NEXT: xorq %rax, %rcx
183 ; SSE2-NEXT: cvttsd2si %xmm0, %rax
184 ; SSE2-NEXT: ucomisd %xmm3, %xmm0
185 ; SSE2-NEXT: cmovaeq %rcx, %rax
186 ; SSE2-NEXT: movq %rax, %xmm0
187 ; SSE2-NEXT: punpcklqdq {{.*#+}} xmm2 = xmm2[0],xmm0[0]
188 ; SSE2-NEXT: movdqa {{.*#+}} xmm0 = [4294967295,4294967295]
189 ; SSE2-NEXT: movdqa %xmm2, %xmm3
190 ; SSE2-NEXT: pand %xmm0, %xmm3
191 ; SSE2-NEXT: movdqa {{.*#+}} xmm4 = [4841369599423283200,4841369599423283200]
192 ; SSE2-NEXT: por %xmm4, %xmm3
193 ; SSE2-NEXT: psrlq $32, %xmm2
194 ; SSE2-NEXT: movdqa {{.*#+}} xmm5 = [4985484787499139072,4985484787499139072]
195 ; SSE2-NEXT: por %xmm5, %xmm2
196 ; SSE2-NEXT: movapd {{.*#+}} xmm6 = [1.9342813118337666E+25,1.9342813118337666E+25]
197 ; SSE2-NEXT: subpd %xmm6, %xmm2
198 ; SSE2-NEXT: addpd %xmm3, %xmm2
199 ; SSE2-NEXT: pand %xmm1, %xmm0
200 ; SSE2-NEXT: por %xmm4, %xmm0
201 ; SSE2-NEXT: psrlq $32, %xmm1
202 ; SSE2-NEXT: por %xmm5, %xmm1
203 ; SSE2-NEXT: subpd %xmm6, %xmm1
204 ; SSE2-NEXT: addpd %xmm0, %xmm1
205 ; SSE2-NEXT: movapd %xmm2, %xmm0
206 ; SSE2-NEXT: retq
207 ;
208 ; SSE41-LABEL: trunc_unsigned_v4f64:
209 ; SSE41: # %bb.0:
210 ; SSE41-NEXT: roundpd $11, %xmm0, %xmm0
211 ; SSE41-NEXT: roundpd $11, %xmm1, %xmm1
212 ; SSE41-NEXT: retq
213 ;
214 ; AVX1-LABEL: trunc_unsigned_v4f64:
215 ; AVX1: # %bb.0:
216 ; AVX1-NEXT: vroundpd $11, %ymm0, %ymm0
217 ; AVX1-NEXT: retq
218 %i = fptoui <4 x double> %x to <4 x i64>
219 %r = uitofp <4 x i64> %i to <4 x double>
220 ret <4 x double> %r
221 }
223 define float @trunc_signed_f32(float %x) #0 {
224 ; SSE2-LABEL: trunc_signed_f32:
225 ; SSE2: # %bb.0:
226 ; SSE2-NEXT: cvttss2si %xmm0, %eax
227 ; SSE2-NEXT: xorps %xmm0, %xmm0
228 ; SSE2-NEXT: cvtsi2ss %eax, %xmm0
229 ; SSE2-NEXT: retq
230 ;
231 ; SSE41-LABEL: trunc_signed_f32:
232 ; SSE41: # %bb.0:
233 ; SSE41-NEXT: roundss $11, %xmm0, %xmm0
234 ; SSE41-NEXT: retq
235 ;
236 ; AVX1-LABEL: trunc_signed_f32:
237 ; AVX1: # %bb.0:
238 ; AVX1-NEXT: vroundss $11, %xmm0, %xmm0, %xmm0
239 ; AVX1-NEXT: retq
240 %i = fptosi float %x to i32
241 %r = sitofp i32 %i to float
242 ret float %r
243 }
245 define double @trunc_signed_f64(double %x) #0 {
246 ; SSE2-LABEL: trunc_signed_f64:
247 ; SSE2: # %bb.0:
248 ; SSE2-NEXT: cvttsd2si %xmm0, %rax
249 ; SSE2-NEXT: xorps %xmm0, %xmm0
250 ; SSE2-NEXT: cvtsi2sd %rax, %xmm0
251 ; SSE2-NEXT: retq
252 ;
253 ; SSE41-LABEL: trunc_signed_f64:
254 ; SSE41: # %bb.0:
255 ; SSE41-NEXT: roundsd $11, %xmm0, %xmm0
256 ; SSE41-NEXT: retq
257 ;
258 ; AVX1-LABEL: trunc_signed_f64:
259 ; AVX1: # %bb.0:
260 ; AVX1-NEXT: vroundsd $11, %xmm0, %xmm0, %xmm0
261 ; AVX1-NEXT: retq
262 %i = fptosi double %x to i64
263 %r = sitofp i64 %i to double
264 ret double %r
265 }
267 define <4 x float> @trunc_signed_v4f32(<4 x float> %x) #0 {
268 ; SSE2-LABEL: trunc_signed_v4f32:
269 ; SSE2: # %bb.0:
270 ; SSE2-NEXT: cvttps2dq %xmm0, %xmm0
271 ; SSE2-NEXT: cvtdq2ps %xmm0, %xmm0
272 ; SSE2-NEXT: retq
273 ;
274 ; SSE41-LABEL: trunc_signed_v4f32:
275 ; SSE41: # %bb.0:
276 ; SSE41-NEXT: roundps $11, %xmm0, %xmm0
277 ; SSE41-NEXT: retq
278 ;
279 ; AVX1-LABEL: trunc_signed_v4f32:
280 ; AVX1: # %bb.0:
281 ; AVX1-NEXT: vroundps $11, %xmm0, %xmm0
282 ; AVX1-NEXT: retq
283 %i = fptosi <4 x float> %x to <4 x i32>
284 %r = sitofp <4 x i32> %i to <4 x float>
285 ret <4 x float> %r
286 }
288 define <2 x double> @trunc_signed_v2f64(<2 x double> %x) #0 {
289 ; SSE2-LABEL: trunc_signed_v2f64:
290 ; SSE2: # %bb.0:
291 ; SSE2-NEXT: cvttsd2si %xmm0, %rax
292 ; SSE2-NEXT: movhlps {{.*#+}} xmm0 = xmm0[1,1]
293 ; SSE2-NEXT: cvttsd2si %xmm0, %rcx
294 ; SSE2-NEXT: xorps %xmm0, %xmm0
295 ; SSE2-NEXT: cvtsi2sd %rax, %xmm0
296 ; SSE2-NEXT: cvtsi2sd %rcx, %xmm1
297 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
298 ; SSE2-NEXT: retq
299 ;
300 ; SSE41-LABEL: trunc_signed_v2f64:
301 ; SSE41: # %bb.0:
302 ; SSE41-NEXT: roundpd $11, %xmm0, %xmm0
303 ; SSE41-NEXT: retq
304 ;
305 ; AVX1-LABEL: trunc_signed_v2f64:
306 ; AVX1: # %bb.0:
307 ; AVX1-NEXT: vroundpd $11, %xmm0, %xmm0
308 ; AVX1-NEXT: retq
309 %i = fptosi <2 x double> %x to <2 x i64>
310 %r = sitofp <2 x i64> %i to <2 x double>
311 ret <2 x double> %r
312 }
314 define <4 x double> @trunc_signed_v4f64(<4 x double> %x) #0 {
315 ; SSE2-LABEL: trunc_signed_v4f64:
316 ; SSE2: # %bb.0:
317 ; SSE2-NEXT: cvttsd2si %xmm1, %rax
318 ; SSE2-NEXT: movhlps {{.*#+}} xmm1 = xmm1[1,1]
319 ; SSE2-NEXT: cvttsd2si %xmm1, %rcx
320 ; SSE2-NEXT: cvttsd2si %xmm0, %rdx
321 ; SSE2-NEXT: movhlps {{.*#+}} xmm0 = xmm0[1,1]
322 ; SSE2-NEXT: cvttsd2si %xmm0, %rsi
323 ; SSE2-NEXT: xorps %xmm0, %xmm0
324 ; SSE2-NEXT: cvtsi2sd %rdx, %xmm0
325 ; SSE2-NEXT: xorps %xmm1, %xmm1
326 ; SSE2-NEXT: cvtsi2sd %rsi, %xmm1
327 ; SSE2-NEXT: movlhps {{.*#+}} xmm0 = xmm0[0],xmm1[0]
328 ; SSE2-NEXT: xorps %xmm1, %xmm1
329 ; SSE2-NEXT: cvtsi2sd %rax, %xmm1
330 ; SSE2-NEXT: cvtsi2sd %rcx, %xmm2
331 ; SSE2-NEXT: movlhps {{.*#+}} xmm1 = xmm1[0],xmm2[0]
332 ; SSE2-NEXT: retq
333 ;
334 ; SSE41-LABEL: trunc_signed_v4f64:
335 ; SSE41: # %bb.0:
336 ; SSE41-NEXT: roundpd $11, %xmm0, %xmm0
337 ; SSE41-NEXT: roundpd $11, %xmm1, %xmm1
338 ; SSE41-NEXT: retq
339 ;
340 ; AVX1-LABEL: trunc_signed_v4f64:
341 ; AVX1: # %bb.0:
342 ; AVX1-NEXT: vroundpd $11, %ymm0, %ymm0
343 ; AVX1-NEXT: retq
344 %i = fptosi <4 x double> %x to <4 x i64>
345 %r = sitofp <4 x i64> %i to <4 x double>
346 ret <4 x double> %r
347 }
349 ; The fold may be guarded to allow existing code to continue
350 ; working based on its assumptions of float->int overflow.
352 define float @trunc_unsigned_f32_disable_via_attr(float %x) #1 {
353 ; SSE2-LABEL: trunc_unsigned_f32_disable_via_attr:
354 ; SSE2: # %bb.0:
355 ; SSE2-NEXT: cvttss2si %xmm0, %rax
356 ; SSE2-NEXT: movl %eax, %eax
357 ; SSE2-NEXT: xorps %xmm0, %xmm0
358 ; SSE2-NEXT: cvtsi2ss %rax, %xmm0
359 ; SSE2-NEXT: retq
360 ;
361 ; SSE41-LABEL: trunc_unsigned_f32_disable_via_attr:
362 ; SSE41: # %bb.0:
363 ; SSE41-NEXT: cvttss2si %xmm0, %rax
364 ; SSE41-NEXT: movl %eax, %eax
365 ; SSE41-NEXT: xorps %xmm0, %xmm0
366 ; SSE41-NEXT: cvtsi2ss %rax, %xmm0
367 ; SSE41-NEXT: retq
368 ;
369 ; AVX1-LABEL: trunc_unsigned_f32_disable_via_attr:
370 ; AVX1: # %bb.0:
371 ; AVX1-NEXT: vcvttss2si %xmm0, %rax
372 ; AVX1-NEXT: movl %eax, %eax
373 ; AVX1-NEXT: vcvtsi2ss %rax, %xmm1, %xmm0
374 ; AVX1-NEXT: retq
375 %i = fptoui float %x to i32
376 %r = uitofp i32 %i to float
377 ret float %r
378 }
380 define double @trunc_signed_f64_disable_via_attr(double %x) #1 {
381 ; SSE2-LABEL: trunc_signed_f64_disable_via_attr:
382 ; SSE2: # %bb.0:
383 ; SSE2-NEXT: cvttsd2si %xmm0, %rax
384 ; SSE2-NEXT: xorps %xmm0, %xmm0
385 ; SSE2-NEXT: cvtsi2sd %rax, %xmm0
386 ; SSE2-NEXT: retq
387 ;
388 ; SSE41-LABEL: trunc_signed_f64_disable_via_attr:
389 ; SSE41: # %bb.0:
390 ; SSE41-NEXT: cvttsd2si %xmm0, %rax
391 ; SSE41-NEXT: xorps %xmm0, %xmm0
392 ; SSE41-NEXT: cvtsi2sd %rax, %xmm0
393 ; SSE41-NEXT: retq
394 ;
395 ; AVX1-LABEL: trunc_signed_f64_disable_via_attr:
396 ; AVX1: # %bb.0:
397 ; AVX1-NEXT: vcvttsd2si %xmm0, %rax
398 ; AVX1-NEXT: vcvtsi2sd %rax, %xmm1, %xmm0
399 ; AVX1-NEXT: retq
400 %i = fptosi double %x to i64
401 %r = sitofp i64 %i to double
402 ret double %r
403 }
405 attributes #0 = { nounwind "no-signed-zeros-fp-math"="true" }
406 attributes #1 = { nounwind "no-signed-zeros-fp-math"="true" "strict-float-cast-overflow"="false" }