[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / CodeGen / X86 / i16lshr8pat.ll
blob4ec80c22a65061a7266e905018e914ed9ad0c719
1 ; RUN: llc -stop-after finalize-isel < %s 2>&1 | FileCheck %s
3 target datalayout = "e-m:e-p:32:32-f64:32:64-f80:32-n8:16:32-S128"
4 target triple = "i386-unknown-linux-gnu"
6 ; This test checks to make sure the lshr in %then1 block gets expanded using
7 ; GR16_ABCD pattern rather than GR32_ABCD pattern.  By using the 16-bit pattern
8 ; this doesn't make the register liveness information look like the whole
9 ; 32-bit register is a live value, and allows generally better live register
10 ; analysis.
11 ; CHECK-LABEL: bb.1.then1:
12 ; CHECK-NOT:   IMPLICIT_DEF
13 ; CHECK-NOT:   INSERT_SUBREG
14 ; CHECK:       sub_8bit_hi
15 ; CHECK-LABEL: bb.2.endif1:
17 define i16 @foo4(i32 %prec, i8 *%dst, i16 *%src) {
18 entry:
19   %cnd = icmp ne i32 %prec, 0
20   %t0 = load i16, i16 *%src, align 2
21   br i1 %cnd, label %then1, label %endif1
23 then1:
24   %shr = lshr i16 %t0, 8
25   %conv = trunc i16 %shr to i8
26   store i8 %conv, i8 *%dst, align 1
27   br label %endif1
29 endif1:
30   %t2 = phi i16 [0, %then1], [%t0, %entry]
31   ret i16 %t2