[ARM] Adjust how NEON shifts are lowered
[llvm-core.git] / test / CodeGen / X86 / legalizedag_vec.ll
blobe15e39c5c0ba212e0421f10f6712ed02dcf8e1c3
1 ; RUN: llc < %s -mtriple=i686-- -mattr=sse2 | FileCheck %s
4 ; Test case for r63760 where we generate a legalization assert that an illegal
5 ; type has been inserted by LegalizeDAG after LegalizeType has run. With sse2,
6 ; v2i64 is a legal type but with mmx disabled, i64 is an illegal type. When
7 ; legalizing the divide in LegalizeDAG, we scalarize the vector divide and make
8 ; two 64 bit divide library calls which introduces i64 nodes that needs to be
9 ; promoted.
11 define <2 x i64> @test_long_div(<2 x i64> %num, <2 x i64> %div) {
12   %div.r = sdiv <2 x i64> %num, %div
13   ret <2 x i64>  %div.r
16 ; CHECK: call{{.*(divdi3|alldiv)}}
17 ; CHECK: call{{.*(divdi3|alldiv)}}