test/CodeGen/X86/vec_set-4.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-unknown -mattr=+sse2 | FileCheck %s --check-prefix=X86
   3 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+sse2 | FileCheck %s --check-prefix=X64
   4
   5 define <2 x i64> @test(i16 %a) nounwind {
   6 ; X86-LABEL: test:
   7 ; X86:       # %bb.0:
   8 ; X86-NEXT:    pxor %xmm0, %xmm0
   9 ; X86-NEXT:    pinsrw $3, {{[0-9]+}}(%esp), %xmm0
  10 ; X86-NEXT:    retl
  11 ;
  12 ; X64-LABEL: test:
  13 ; X64:       # %bb.0:
  14 ; X64-NEXT:    pxor %xmm0, %xmm0
  15 ; X64-NEXT:    pinsrw $3, %edi, %xmm0
  16 ; X64-NEXT:    retq
  17   %tmp10 = insertelement <8 x i16> zeroinitializer, i16 %a, i32 3
  18   %tmp12 = insertelement <8 x i16> %tmp10, i16 0, i32 4
  19   %tmp14 = insertelement <8 x i16> %tmp12, i16 0, i32 5
  20   %tmp16 = insertelement <8 x i16> %tmp14, i16 0, i32 6
  21   %tmp18 = insertelement <8 x i16> %tmp16, i16 0, i32 7
  22   %tmp19 = bitcast <8 x i16> %tmp18 to <2 x i64>
  23   ret <2 x i64> %tmp19
  24 }
  25
  26 define <2 x i64> @test2(i8 %a) nounwind {
  27 ; X86-LABEL: test2:
  28 ; X86:       # %bb.0:
  29 ; X86-NEXT:    movzbl {{[0-9]+}}(%esp), %eax
  30 ; X86-NEXT:    pxor %xmm0, %xmm0
  31 ; X86-NEXT:    pinsrw $5, %eax, %xmm0
  32 ; X86-NEXT:    retl
  33 ;
  34 ; X64-LABEL: test2:
  35 ; X64:       # %bb.0:
  36 ; X64-NEXT:    movzbl %dil, %eax
  37 ; X64-NEXT:    pxor %xmm0, %xmm0
  38 ; X64-NEXT:    pinsrw $5, %eax, %xmm0
  39 ; X64-NEXT:    retq
  40   %tmp24 = insertelement <16 x i8> zeroinitializer, i8 %a, i32 10
  41   %tmp26 = insertelement <16 x i8> %tmp24, i8 0, i32 11
  42   %tmp28 = insertelement <16 x i8> %tmp26, i8 0, i32 12
  43   %tmp30 = insertelement <16 x i8> %tmp28, i8 0, i32 13
  44   %tmp32 = insertelement <16 x i8> %tmp30, i8 0, i32 14
  45   %tmp34 = insertelement <16 x i8> %tmp32, i8 0, i32 15
  46   %tmp35 = bitcast <16 x i8> %tmp34 to <2 x i64>
  47   ret <2 x i64> %tmp35
  48 }