test/CodeGen/X86/vec_set-8.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=X86
   3 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+sse4.2 | FileCheck %s --check-prefix=X64
   4
   5 define <2 x i64> @test(i64 %i) nounwind  {
   6 ; X86-LABEL: test:
   7 ; X86:       # %bb.0:
   8 ; X86-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
   9 ; X86-NEXT:    retl
  10 ;
  11 ; X64-LABEL: test:
  12 ; X64:       # %bb.0:
  13 ; X64-NEXT:    movq %rdi, %xmm0
  14 ; X64-NEXT:    retq
  15   %tmp10 = insertelement <2 x i64> undef, i64 %i, i32 0
  16   %tmp11 = insertelement <2 x i64> %tmp10, i64 0, i32 1
  17   ret <2 x i64> %tmp11
  18 }